分享
英伟达Feynman芯片采用CPO与A16技术,台积电加速推进,预计2028年大规模量产
2026-08-14 10:27 星期五
英伟达新一代芯片Vera Rubin虽已进入量产爬坡阶段,但其下一代架构Feynman的研发与供应链准备已提前启动。据悉,英伟达正将资源集中投向预计于2028年下半年推出的Feynman平台,这一举动不仅推动了台积电先进技术的升级,也为全球半导体设备和材料供应商带来了新的订单机遇。
在技术路线上,当前的Rubin架构主要采用多颗小芯片(Chiplet)与高带宽内存(HBM)整合的方案;而未来的Feynman架构则将向3D小芯片、SoIC(系统整合芯片)及共封装光学(CPO)技术演进。业界分析指出,Feynman平台有望直接采用台积电2纳米制程的升级版——A16工艺,并大幅提升SoIC 3D堆叠技术的应用比例,同时搭配定制化HBM和CPO技术。
作为台积电先进制程与封装技术的最大客户,英伟达产品迭代速度的加快,直接加剧了台积电在先进制程和封装产能扩张上的压力。为应对这一挑战,台积电正加速推进嘉义AP7厂和南科AP8厂的建设,并提前布局SoIC、CoWoS-L以及下一代CoPoS等关键封装技术,厂务建设、无尘室施工及设备进场等工作均在全力抢工。
其中,台积电的SoIC技术通过将系统单芯片分割后的小芯片进行垂直堆叠(支持Chip-on-Wafer及Wafer-on-Wafer模式),能有效缩短信号传输距离,从而提升带宽并降低延迟与功耗。受英伟达、AMD等客户需求增长及Feynman量产计划提前的推动,台积电已大幅上调SoIC产能规划:原计划2026年底月产能达到2万片,最新目标则调整为2027年底月产能攀升至5万片。
在技术路线上,当前的Rubin架构主要采用多颗小芯片(Chiplet)与高带宽内存(HBM)整合的方案;而未来的Feynman架构则将向3D小芯片、SoIC(系统整合芯片)及共封装光学(CPO)技术演进。业界分析指出,Feynman平台有望直接采用台积电2纳米制程的升级版——A16工艺,并大幅提升SoIC 3D堆叠技术的应用比例,同时搭配定制化HBM和CPO技术。
作为台积电先进制程与封装技术的最大客户,英伟达产品迭代速度的加快,直接加剧了台积电在先进制程和封装产能扩张上的压力。为应对这一挑战,台积电正加速推进嘉义AP7厂和南科AP8厂的建设,并提前布局SoIC、CoWoS-L以及下一代CoPoS等关键封装技术,厂务建设、无尘室施工及设备进场等工作均在全力抢工。
其中,台积电的SoIC技术通过将系统单芯片分割后的小芯片进行垂直堆叠(支持Chip-on-Wafer及Wafer-on-Wafer模式),能有效缩短信号传输距离,从而提升带宽并降低延迟与功耗。受英伟达、AMD等客户需求增长及Feynman量产计划提前的推动,台积电已大幅上调SoIC产能规划:原计划2026年底月产能达到2万片,最新目标则调整为2027年底月产能攀升至5万片。
AI解读
1、英伟达芯片技术迭代加速,预示AI算力成本长期看涨,推动高能效电子配件需求。半导体供应链扩张将带动上游材料与设备出口,利好相关品类跨境卖家,但需警惕高端电子产品因技术壁垒导致的竞争加剧。
2、关注AI服务器周边散热、高速连接线材等配套选品机会;布局欧美极客与B端客户群体,强调产品兼容性与稳定性。避免盲目囤积即将迭代的旧制程电子库存,利用内容营销突出技术参数优势,提升品牌专业度。
免责声明:内容由AI生成
新闻推荐
查看更多



