在人工智能与高性能计算（HPC）快速发展的背景下，算力需求持续激增，传统摩尔定律已难以独立支撑。先进封装技术成为提升系统性能、带宽与能效的关键路径。台积电（TSMC）以 CoWoS® 和 SoIC® 为核心，构建异构芯粒集成平台，并融合 COUPE 光引擎推动共封装光学（CPO）落地，正在重构高性能系统的架构边界。
报告《Advanced CPO Integrated by CoWoS® and COUPE》揭示了 CoWoS® 在中介层扩展与 HBM 堆叠上的演进能力，展示了 COUPE 光引擎的结构创新与光学性能，描绘了 CPO 的功耗与时延优化趋势，并提出 >200T 互连带宽的发展路线。其核心观点明确：先进封装不仅是延续摩尔定律的技术手段，更是系统级架构的重构引擎。
一、CoWoS®：HPC/AI 异构集成的算力底座
TSMC 的 CoWoS®（Chip-on-Wafer-on-Substrate）作为通用 2.5D 异构集成平台，已成为 AI 与 HPC 系统性能扩展的核心支撑。该平台包含 CoWoS-S、CoWoS-L、CoWoS-R 多种形态，在中介层材料、RDL 扩展方式及 LSI 集成路径上各有侧重，灵活适配不同算力场景，满足大尺寸 SoC、GPU 及多颗 HBM 的集成需求。
为支持算力持续增长，CoWoS® 中介层有效尺寸不断突破，从约 1.5 reticle 演进至 9.5 reticle，伴随制程节点从 N7 发展至 A16。这一扩展直接推动 HBM 堆叠数量从早期 4~6 颗提升至 8 颗、12 颗乃至更高，支持 HBM3/3E/4E，显著提升系统带宽与算力密度。资本开支的增长背后，实则是中介层面积与 HBM 数量的几何级跃迁。
结合 SoIC® 技术，CoWoS® 实现 3D 芯片堆叠，进一步打破单一封装限制。通过纵向集成 SoC 与存储或互连芯片，形成“水平拼接 + 垂直叠合”的协同模式，提升 AI 训练集群的能效与扩展灵活性。
如今，CoWoS® 已从单一封装方案升级为 HPC/AI 的算力操作系统底盘，以大尺寸中介层为核心，支撑芯粒化计算自由组合，持续推高性能上限。正如报告所强调：“先进封装不是延伸摩尔定律，而是在重构系统边界。”
二、COUPE：基于 SoIC® 的紧凑型光引擎
随着算力密度提升，传统电互连在带宽与功耗方面面临瓶颈。TSMC 推出的 COUPE（Compact Universal Photonic Engine）基于 SoIC® 技术，将 EIC（电路集成芯片）与 PIC（光子集成芯片）直接堆叠，实现高密度、低功耗、高性能的电光协同，是面向 CPO 的关键光学解决方案。
COUPE 的光学结构经过精密优化，采用“硅透镜 + 金属反射镜 + 抗反射涂层”三重设计：硅透镜实现光束聚焦与准直，金属反射镜增强光栅耦合器下方反射效率，抗反射涂层降低界面损耗。该设计显著降低光路插入损耗。
实验数据显示，COUPE 在晶圆级测试中实现与基准 PIC 相当的插入损耗（IL），达到“净零差异”。1D 光栅耦合器 IL ≤ −1.2 dB，在约 25 nm 波长范围内保持 1 dB 带宽，性能接近实用化门槛。
相比传统可插拔光模块，COUPE 利用 SoIC® 的亚微米级互连大幅缩短电—光转换路径，显著降低功耗与延迟。其系统价值在于：“把光拉到芯片边缘，系统功耗曲线便被重新改写。”
COUPE 标志着光学从外围接口向核心封装体系的深度嵌入，不仅提升每比特能效，更为 CPO 提供关键光学引擎，堪称 HPC/AI 光互连时代的“点火器”。
三、CPO 形态演进：从铜线到“光近算”
数据中心的互连方式历经多次迭代：从铜线到可插拔光模块，再到基板级光引擎，最终迈向中介层集成的 CPO（Co-Packaged Optics）。每一次演进都带来功耗与时延的显著优化。
早期铜线互连受限于带宽与功耗，逐渐退出高性能场景。板卡级光引擎（OE）将功耗降至 >10 pJ/bit，基板级 OE 进一步降至 >5 pJ/bit，时延小于 0.1X。而 CPO 将光学集成至中介层后，能效跃升至 >2 pJ/bit，时延骤降至 <0.05X。
这一变化不仅是数值提升，更是一次范式转移。CPO 使互连不再是“能耗黑洞”，而是实现“光近算”的关键。报告指出：“CPO 提供超过 10 倍的能效收益，并在延迟维度实现数量级优化。”
其核心逻辑是：“把光拉近计算，功耗就把系统拉回可持续轨道。” CPO 不仅突破物理极限，还为百 Tbps 级数据中心网络架构奠定基础。
互连正从独立器件转变为系统设计的核心要素。先进封装与光学的深度融合，正在将“互连”转化为“算力”本身。
四、带宽路线图与平台化系统：>200T CPO 的系统工程
先进封装与光引擎的融合目标是实现指数级带宽扩展。报告明确提出，硅光（SiPh）技术遵循“每代带宽翻倍”规律，CPO 将成为突破 >200T 互连带宽的核心平台。
实现该目标需 OE（光引擎）、CPO 集成、光纤与 FAU（光纤阵列单元）的协同突破。带宽不再依赖单一器件，而是系统工程的整体成果。报告强调：“OE/CPO/光纤/FAU 的协同进步，决定带宽曲线能否保持‘线性可负担’。”
TSMC 正将 CPO 纳入更宏观的“共封装 HPC 平台”，以 RDL 或硅中介层为底座，集成 LSI（逻辑子系统）、IVR（集成电源调节器）、有源芯片等模块。中介层从被动互连升级为主动系统载体，承载计算、存储与光 I/O 一体化集成。
这种平台化思维将系统设计与封装架构深度绑定。报告重申：“先进封装不再是连接器件，而是在重构系统边界。” 当带宽突破 200T，唯有平台化集成才能统一管理光与电、算力与存储、能耗与带宽。
未来的 HPC/AI 节点将以 CPO 平台为底座，异构芯粒为算力单元，硅光与光纤为互连动脉，构建超算级集群。带宽扩展将从“单芯片挑战”转变为“系统工程的协奏曲”。
五、产业协同与结语：让能效随带宽“线性可负担”
CoWoS® 与 COUPE 的结合，不仅提供可扩展的封装底座与高效光引擎，更共同塑造 CPO 的一体化形态，为 AI 集群提供新的能效与时延曲线，破解互连瓶颈。
然而，CPO 的规模化落地依赖全产业链协同。报告指出，需在设计、制造、封装、光学、光纤阵列（FAU）等环节实现跨界协作。材料厂商需开发低损耗、高热稳定性材料；设备厂商需提升中介层与光学加工精度；系统厂商则需重构算力、存储与光互连的协同架构。
CPO 不仅是技术形态，更是一场全链条的产业变革。正如行业共识：“设备与材料的短板，往往是带宽曲线的天花板。”
展望未来，>200T CPO 成为关键目标，功耗与延迟将成为衡量系统竞争力的核心指标。先进封装的价值在于通过系统集成重构能效与算力关系。CoWoS® 与 COUPE 的协同，将成为推动 HPC/AI 迈入新纪元的核心驱动力。
总结而言：“让光靠近计算，让能效随带宽线性可负担”——这是 CPO 对行业的根本承诺。