先进封装：AI 浪潮下芯片集成度持续提高，先进封装规模有望扩张
集成电路封装与测试位于半导体产业链下游，涵盖封装与测试两大环节。封装通过引脚连接实现电信号互联，并以塑料、金属或陶瓷等材料保护芯片；测试则包括晶圆测试（CP）和成品测试（FT），用于筛选不良品并验证性能，保障出货良率。
近年来，我国封测产业保持高速增长。2015—2024年，中国集成电路整体市场规模从3,610亿元增至15,300亿元，复合增速达17.4%。其中，封测环节规模由1,384亿元增长至4,050亿元，占比虽从38.34%降至26.47%，但十年复合增速仍达12.67%。全球来看，2024年封测占半导体产业链比重为17%，设计与制造分别占38%和40%。
随着制程逼近物理极限，摩尔定律面临挑战。当前5nm制程晶圆厂投资高达160亿美元，约为28nm的2.7倍；5nm量产成本达5.0美元/mm²，远高于28nm的1.5美元/mm²；3nm芯片开发成本更攀升至5.81亿美元，显著推高研发门槛。
从“延续摩尔”到“超越摩尔”的转型
在单芯片面积接近上限、功耗墙与内存墙限制加剧的背景下，行业正从“More Moore”转向“More than Moore”。芯粒（Chiplet）技术成为关键路径，即将多个具备特定功能的芯粒通过先进集成方式组合成高性能系统，实现数百亿乃至上千亿晶体管的异构集成，突破传统单片集成瓶颈。
先进封装：系统级优化的核心支撑
相较于传统引线键合封装，先进封装采用凸块（bump）、硅通孔（TSV）、2.5D/3DIC等技术，不仅实现物理连接，更注重电路系统层面优化，可缩短互联长度、提升带宽、增强功能密度，并支持多芯片系统重构。该技术已成为高算力芯片发展的核心支撑。
在人工智能驱动下，大模型算力需求爆发式增长。英伟达数据显示，大模型出现后，算力需求每两年增长约275倍，远超此前的8倍。全球算力规模从2019年的309.0 EFLOps增至2024年的2,207.0 EFLOps，复合增速达48.2%，预计2029年将达14,130.0 EFLOps。英伟达数据中心营收也从2020财年的30亿美元跃升至2025财年的1,152亿美元，复合增长率高达108%。
先进封装市场加速扩张
先进封装价值量显著高于传统封装，部分产品可达其百倍以上。Yole预测，2024—2029年全球封测市场规模将以5.9%的复合增速增长，其中先进封装增速达10.6%，远超传统封装的2.1%。到2029年，先进封装将占全球封测市场的50%。
在中国大陆，预计2024—2029年封测市场复合增速为5.8%，而先进封装增速将达14.4%，高于传统封装的3.8%。届时，中国大陆先进封装在封测市场中的占比将提升至22.9%。
随着晶圆制造产能扩张及AI、云计算、自动驾驶等高性能计算应用崛起，先进封装将成为推动封测行业增长的核心动力。英伟达Hopper与Blackwell系列AI GPU、博通主流AI芯片均已采用2.5D/3DIC封装方案，凸显其在高端芯片供应链中的战略地位。