功率半导体的终端结构是器件设计与制造的核心环节，直接关系到其在高压、高频、高温环境下的性能表现，决定其在新能源、轨道交通、智能电网等关键领域的应用能力。终端耐压技术通过优化电场分布，提升器件可靠性，防止击穿失效，同时提高效率与功率密度，降低系统成本。本文重点介绍两类主流终端耐压技术：结终端技术（JTT）和降低表面电场技术（RESURF）。
结终端技术
结终端技术通过在主结附近引入附加电荷，调控电场分布，降低电场峰值，扩展耗尽区宽度，从而提升击穿电压。常见的技术包括场板（FP）、场限环（FLR）、结终端扩展（JTE）、扩散保护环（DGR）和横向变掺杂（VLD）等。
1.1 场板（FP）——浮空场板技术
浮空场板不与任何电极连接，依靠感应电荷调节表面电场。在反向偏压下，N区电力线部分终止于场板，等效在P区和N区表面引入相反极性的电荷，产生的附加电场与原电场方向相反，有效削弱电场峰值，提升耐压能力。
图1 浮空场板示意图
1.2 场限环（FLR）技术
场限环是在主结周围形成同类型掺杂的环状结构。单个环对耐压提升有限，通常采用多个环以显著展宽耗尽区，缓解电场集中。该结构可在不增加工艺复杂度的前提下，大幅提升击穿电压。
图2 主结和多个场限环的剖面图
1.3 场板与场限环复合终端技术
将场限环与浮空场板结合，形成复合终端结构。场限环实现分压，场板进一步抑制表面电荷影响，协同优化电场分布。该方案兼具高耐压与高可靠性，广泛应用于高性能器件设计。
图3 场板与场限环复合终端结构
1.4 横向变掺杂技术（VLD）
VLD通过渐变掺杂实现横向浓度调控，避免多区JTE中的电场尖峰。利用渐变掩膜进行离子注入并高温推结，形成平缓的P型掺杂区域，显著削弱主结曲率效应，扩展耗尽层，使PN结耐压接近理想平行平面结水平。
图4 VLD终端示意图
降低表面电场技术RESURF
RESURF（Reduced Surface Field）技术通过衬底对漂移区的体耗尽，实现电荷共享，将一维电场转变为二维分布，降低表面电场峰值，提升击穿电压（BV），同时允许提高掺杂浓度以降低导通电阻（Ron），改善BV与Ron之间的折衷关系。
以横向P+N−结二极管为例，在反向阻断状态下，横向P+N−结与纵向P-N−结共同耗尽N−外延层。当外延层较厚时（图5a），表面电场率先达到临界值，导致提前击穿；而采用RESURF技术后（图5b），使用更薄但更高掺杂的外延层，在表面击穿前实现完全耗尽，横向与纵向电场相互调制，显著降低表面电场峰值，提升整体耐压能力。
图5 （a）厚外延层 （b）薄外延层（RESURF）
总结
终端耐压技术旨在优化功率半导体边缘电场分布，防止局部过早击穿。通过结构设计（如环、场板、变掺杂）或工艺调控（如掺杂分布、外延厚度），实现耐压、芯片面积、成本与可靠性的平衡，满足新能源、轨道交通、工业控制等领域对高性能功率器件的需求。结终端技术与RESURF技术各有优势，常结合使用以实现最优性能。