过去十年，全球半导体产业在一个问题上形成罕见共识：
单一材料体系不再足以支撑1 nm 以下逻辑、超高频通信、超高功率、超大带宽的需求。
硅（Si）依然是地球上最成熟、最稳定、最便宜、最被深度工程化的材料，但GaN 与SiC 正从各自独立的赛道，逐步与CMOS 深度耦合。
这种“硅基异质集成”的趋势不是选择题，而是工业体系升级不可避免的路径。
下面将从产业、工艺、器件物理、材料科学与系统架构多维度拆解三者之间的全新关系。
01｜时代背景：硅的极限暴露，系统级性能瓶颈开始外溢
硅在逻辑、存储、模拟、电源等领域已经做到极致：
栅长逼近12–14 Å，隧穿泄漏成为物理极限
CMOS switching power与热密度快速攀升
功率半导体内部导通损耗难以继续下降
高频信号（>100 GHz）在硅材料中损耗巨大
这意味着：
越来越多的性能瓶颈不再来自晶体管本身，而来自材料体系的物理限制。
因此，Si + GaN + SiC开始形成三元系统体系，各自承担不同的极限物理任务。
02｜三者的“物理职责”分工正在确定
材料
|
物理优势
|
典型任务
|
未来10 年趋势
|
硅（Si/SiGe）
|
迁移率可工程化、工艺成熟、成本极低
|
逻辑、电源管理、模拟
|
向3D 硅架构+ 先进封装延伸
|
氮化镓（GaN）
|
高电子迁移率、高击穿场、高频性能强
|
高频、电源、射频前端
|
与CMOS 进行 单片集成 成趋势
|
碳化硅（SiC）
|
超大禁带、高热导率、耐高压
|
重载电源、电动车、工业电力
|
进入 SiC + Si 以及SiC + GaN 复合系统
|
硅不再是唯一主角，但它是最终集成平台。
GaN/SiC是“功能性材料插入”，让系统性能跨越物理瓶颈。
03｜产业痛点：异质材料融合远比想象更难
痛点1：晶格失配导致应力不可控（Si vs GaN vs SiC）
材料对
|
晶格常数差
|
问题
|
Si–GaN
|
≈ 17%
|
缺陷密度极高、位错穿透、界面粗糙
|
Si–SiC
|
≈ 20%
|
外延层应力积累导致裂纹
|
GaN–SiC
|
≈ 3.5%
|
可控，但成本高
|
硅作为基底的同时要承受热应力与晶格应力耦合，导致工艺窗口极窄。
痛点2：热膨胀系数差异导致晶圆翘曲
GaN/SiC在高温沉积后，对硅基底造成弯翘（bow），影响下游光刻对准精度、CMP 平坦度与封装可靠性。
翘曲超过60–80 µm，就会触发整线报废。
痛点3：金属界面反应导致接触电阻劣化
在CMOS 上集成GaN 或SiC 时，金属扩散导致接触电阻上升，且退火后不可逆。
特别是GaN/SiC 表面含有极性界面，导致金属反应复杂。
痛点4：异质集成后，可靠性模型整体失效
硅的BTI/HCI/PBTI 模型无法直接用于GaN/SiC。
企业必须重新建立 跨材料、多物理场、coupled reliability model，代价极大。
04｜技术难点：工程尺度的不可调和矛盾
难点1：Si + GaN 单片集成（Monolithic Integration）仍处于TRL 4–5
关键瓶颈：
GaN需要高温MOCVD（>1000°C）
CMOS后段耐温最多400–450°C
封装级集成vs 晶圆级集成路线冲突
界面缺陷密度（TDD）难以降至10⁶以下
这使得大厂必须在“系统收益vs 制造代价”之间寻找平衡。
难点2：SiC 与CMOS 的集成完全是“系统级”，而非“晶圆级”
SiC需要：
极高温外延（>1500°C）
非常硬→ 加工难
成本是硅的20–40 倍
刻蚀与抛光都极其困难
因此SiC 很难像GaN 那样贴近CMOS，而更多以 模块化方式 整合。
难点3：异质界面缺陷控制成为新瓶颈
GaN on Si必须解决：
threading dislocations（穿透位错）
stacking faults（堆垛缺陷）
V-pits
底层AlN buffer 开裂
这些缺陷直接决定良率与可靠性寿命（lifetime）。
05｜核心科学疑点：目前全球尚未统一答案的问题
疑点1：GaN/Si 的应力到底如何在多层界面中传递？
现有模型（linear elastic model）在高温下失效，仍缺乏可精确预测翘曲的“多场耦合模型”。
疑点2：GaN 与CMOS 之间的金属界面在20–30 年老化后的演化规律是什么？
目前没有任何厂商能给出20 年以上的长期可靠性模型。
疑点3：硅基3D 集成后，热流如何在异质材料中迁移？
现有模型无法真实再现：
vertical heat path
lateral heat spreading
interlayer thermal boundary resistance（TBR）
这是3D Chiplet 必须解决的核心疑点。
06｜底层机理（材料科学视角）
1）硅与宽禁带材料的本质差异来自“势垒高度差”
指标
|
Si
|
GaN
|
SiC
|
Bandgap（eV）
|
1.12
|
3.4
|
3.2
|
Breakdown field
|
0.3 MV/cm
|
3.3 MV/cm
|
2.8 MV/cm
|
Thermal conductivity
|
150 W/mK
|
150
|
370
|
Electron saturation velocity
|
1×10⁷cm/s
|
2.5×10⁷
|
2×10⁷
|
这决定Si 在高压/高频任务上已无优势。
2）GaN 的二维电子气（2DEG）帮助实现高速驱动，但与CMOS 偏置体系冲突
GaN的HEMT 会自然形成 自发极化+ 压电极化
形成高密度2DEG
提升速度
但：
难以关闭
与CMOS 的阈值体系不兼容
gate leakage较难管理
这是单片集成最大的物理矛盾。
3）SiC 的高热导率与机械硬度带来制造难度
SiC CMP策略、刻蚀机制、金属接触反应仍在研究阶段，是明显瓶颈。
07｜硅基异质集成的三条主流技术路线（全球大厂趋势）
路线1：晶圆级单片集成（GaN-on-Si）
TSMC：正在推进RF + PMIC 集成
Intel：研究Si + GaN 功率器件共平台
Trend：高频通信、电源管理、射频前端
路线2：Chiplet 级异质集成（Si + GaN + SiC）
优势：不受互相的工艺温度限制
应用：汽车、服务器电源
走向：在AIB/UCIe 下形成“材料Chiplet 化”
路线3：封装级异质集成（2.5D/3D）
通过TSV、RDL、硅中介层实现跨材料互连
最大价值：
“硅作为平台，GaN/SiC 作为功能性插件”
正在成为全行业共识路线
08｜给企业与科研的行动建议（可直接用于研讨会）
对企业（CEO/CTO层）：
大规模GaN-on-Si 的时间窗口＝未来3–5 年
必须提前规划Chiplet 化，否则未来封装生态无法兼容
建立异质材料的 大模型驱动可靠性系统（Reliability Model 2.0）
用系统工程替代器件工程，跨材料协同将是未来的核心竞争力
对科研机构（PI/博士）：
重点研究 界面应力传递模型+ 热迁移模型（TBR）
GaN/Si界面缺陷的物理演化机制（缺陷迁移）仍是黄金方向
SiC CMP、低损伤刻蚀工艺是长期爆发点
封装级多物理仿真将成为科研重大热点（3D + thermal）
09｜总结
硅仍是平台，但不再承担全部性能任务。
GaN/SiC是对硅体系的功能增强，而不是替代。
异质集成不只是材料问题，而是工艺、封装、系统的协同革命。
未来半导体竞争＝谁能把多材料优势最大化整合。
声明：
本公众号所发布的内容仅用于信息分享与学术交流，所有信息仅供参考，不构成实验或操作指南或专业意见。我们不对因使用、引用或依赖本文内容而产生的任何后果承担责任。
请读者独立判断，并遵循所在机构的规范与相关法律法规。