碳化硅衬底单晶生长研究
近年来,研究学者将目标转向降低 SiC 位错密度的研究。现阶段 SiC 衬底中位错密度的典型值为 103 ~104 / cm2 。高密度的位错缺陷大幅降低了器件的性能。不同位错类型对器件性能产生不同的影响。螺位错(TSD)和刃位错(TED)会对器件产率产生影响,如降低载流子寿命;而基平面位错(BPD)对双极性器件的影响较大,会增加导通电阻和漏电流 。位错的表征手段有很多,其中同步辐射白光形貌术、透射电子显微镜(TEM)是通用的观察方法,但制样相对困难。KOH 熔融腐蚀结合显微镜观察是目前常用的方法,这种方法制样简单、方便快捷,根据腐蚀坑的形貌、尺寸、截面等信息可辨出不同的位错类型,且可实现全片的观察 。而采用PL 等光学方式可以全面分析缺陷、划痕、颗粒等 。山东大学在半绝缘SiC 衬底腐蚀坑表征和辨别、刃位错线形成小角度晶界机制、氢气对缺陷密度影响和选择区域侧向外延生长降低缺陷等方面开展了大量工作。图 3 是山东大学 SiC 衬底全片腐蚀照片,其 TSD 密度为 390 / cm2 ,BPD密度为 221 / cm2 。
器件的飞速发展和应用的扩展,给 SiC 单晶带来诸多挑战。一是成本问题,SiC 衬底的价格仍远远高于Si、蓝宝石等衬底。降低成本需要更加成熟的生长和加工技术,一方面提高衬底材料的成品率,另一方面是通过扩径研究增大面积,降低单个器件成本。2015 年国际厂商 Cree 等推出了 200 mm 的 SiC 衬底样品,并积极扩大产能,与英飞凌、意法半导体、安森美等国际半导体厂商签订长期的 6 英寸 SiC 衬底供货协议,为光伏逆变器、电动汽车等高增长市场提供材料支撑。2019 年,II-VI 签署了一项总金额超过 1 亿美元的多年协议,为部署在 5G 无线基站的氮化镓射频功率放大器提供碳化硅衬底。
其次就是单晶质量方面的问题。SiC 单晶衬底的位错密度仍高达 103 / cm2 以上,其面型参数如 Warp 等也难以控制 。因此如何控制相关参数,减低缺陷密度、控制面型是 6 英寸和 8 英寸衬底质量优化的主要工作。2017 年 II-VI 公司在 Silicon carbide and related material会议上报道了 200 mm衬底位错密度控制的相关工作,其位错总数已经实现了 2. 8 × 103 / cm2 。然而如何控制位错密度鲜有报道。
最后一个技术挑战是包括新的生长方法、温场设计、掺杂和加工等技术探索。现阶段如高温化学气相沉积法(HTCVD) 、液相生长技术仍在研发阶段,需要进一步的关注 。HTCVD 法的特点是不受粉料的限制,以高纯气体作为原料,适合半绝缘单晶的制备。随着技术发展,其位错密度也逐步降低至103 / cm2 ,生长速率从最初的微米量级提高到毫米量级。但是相比PVT,其成本仍然较高。
日本相关单位一直致力于液相法。液相法的优点是近平衡生长,可以获得低缺陷密度衬底。难度是 Si溶液中的 C 溶解度极低,很难形成化学计量比的溶体,这就导致单晶生长速率极低。因此考虑加入金属催化剂如 Ge、Al、Cr、Ti、Fe 等增加碳的溶解度,其中 Fe 基的Fe-Si合金速率可实现200 μm / h 的生长 。现阶段液相生长可以实现扩径生长,直径最大到 4 英寸。同时,在籽晶缺陷密度很大的情况下,生长的晶体缺陷密度也仅有籽晶的十分之一,有助于实现零螺位错、刃位错的衬底生长。
纵观半导体 70 多年的发展历史,技术的不断进步与更新是其特色。SiC 材料也是这样,一方面单晶尺寸不断增大,另一方面材料生长工艺持续改进,质量不断提升。
现阶段,国产 SiC 衬底技术和产业均有了长足进步。但从国际市场看,其占有率较低。SiC 衬底生长工艺和产品从直径、缺陷密度、稳定性等参数上与国际主流商用单位 Cree 等的同类产品还有一定差距。这是挑战也是机遇。
基于 SiC 单晶生长饱和蒸汽压大、组分偏移、多晶共生等固有物性,如何满足未来外延和器件应用的不同需求,解决大尺寸、高质量、高性能单晶气相生长等科学问题,继续开展 SiC 单晶生长与加工的基础和应用研究,逐步突破核心技术,显得异常必要和迫切。
派芯材料坚持与创新者携手并进！
