插播：英诺赛科、能华半导体、致能半导体、京东方华灿光电、镓奥科技等已确认参编《2024-2025氮化镓（GaN）产业调研白皮书》，参编咨询请联系许若冰（hangjiashuo999）。
-
击穿电压：≥3 kV（受限于测试设备上限），漏极/栅极漏电流分别稳定在90 μA mm−1及2 μA mm−1。 -
导通电阻：20 Ω·mm（对应比导通电阻11mΩ·cm²），与TLM测试结果一致。 -
阈值电压：-3.25 V（定义于1mA/mm），亚阈值摆幅为92 mV/dec，开关比>10⁵。
研发背景
器件制备步骤：
-
外延结构设计：采用MOCVD工艺，自下而上生长缓冲层、沟道层、插入层、势垒层及帽层。
欧姆接触形成：通过光刻定义欧姆区域，沉积Ti/Al/Ni/Au金属堆叠（20/120/30/50nm），随后在N₂环境中900°C退火45秒，形成低阻欧姆接触（接触电阻Rc≈0.9 Ω·mm），确保源/漏极与2DEG的高效载流子注入。
台面隔离：采用干法刻蚀工艺（如ICP-RIE）刻蚀750 nm深至Fe掺杂GaN层，实现器件间电隔离，防止相邻器件漏电。刻蚀后表面需清洁处理，避免残留物影响后续工艺。
栅极制备：通过两次30°倾斜沉积工艺，在刻蚀后的台面区域沉积200 nm厚Ni栅极金属，确保侧壁完全覆盖。
钝化层沉积：使用等离子体增强化学气相沉积（PECVD）在表面生长320 nm厚Si₃N₄层，作为钝化层降低表面态密度，抑制电流崩塌效应，同时为场板结构提供介质支撑。
第一场板（FP1）集成：刻蚀Si₃N₄至剩余100 nm厚度，沉积Ni/Au（200/200 nm）金属，长度LFP1=1~3 μm（优化值≤2 μm），连接至源极（S1），用于分散栅边缘电场。
-
第二场板（FP2）集成：刻蚀Si₃N₄至剩余250 nm厚度，沉积Ni/Au（200/200 nm）金属，长度LFP2=1~3 μm，连接至另一侧源极（S2），进一步优化电场分布，提升击穿电压。
实验结果：
击穿电压：≥3 kV（受限于测试设备上限），漏极/栅极漏电流分别稳定在90 μA mm−1及2 μA mm−1。
-
导通电阻：当L GG = 40 μm 时，导通电阻为 ∼20 Ω · mm，从而导致特定电阻率为∼11mΩ·cm2。
-
阈值电压：阈值电压在多次测量中稳定在 −3.25 V，稳定的VTH、低 SS 以及高开/关比使该器件适合高频操作，具有低传导和开关损耗。
单片双向 GaN HEMT的传输特性
值得关注的是，该器件的击穿场强（∼75 V μm−1）仍然远低于 GaN 的理论临界场（330 V μm −1）。通过优化场板数量和几何形状，可以进一步提高GaN晶体管的临界场或击穿电压。该研究团队目前正在进行这方面的优化，预计未来将继续发表相关研究。
本文发自【行家说三代半】，专注第三代半导体（碳化硅和氮化镓）行业观察。