欢迎点击上方“增你强”订阅公众号
据估计，2015年到2020年期间，由于无线设备的爆炸式增长以及不断增加的视频用量，网络流量的年均复合增长率将达到22%，因此架构师在设计存储子系统时也面临着越来越多的挑战。
由于联网应用中数据包处理的随机性，网络传输的关键——路由器和交换机的性能将和所使用的存储子系统的随机存取性能直接相关。SDRAM用于大的数据包缓存，而SRAM则用于头—尾高速缓存。通过QDR SRAM可对头 — 尾高速缓存的调度器数据库进行高效寻址。 下表显示了一个路由器中不同存储子系统的随机存取速率要求，单位为百万次存取/秒（MT/s）。
▲路由器不同功能所需的存储器RTR要求
QDR-IV SRAM有两种规格，即QDR-IV HP和 QDR-IV XP。HP的频率最高可运行在667 MHz，而XP存储器则可高达1066 MHz。下表列出了两种QDR—IV的关键结构特点。两种存储器均有72和144 Mbs两种密度可选，并且支持密度或性能的宽度和深度扩展。
▲两种QDR-IV SRAM 的主要特征对比
QDR-IV HP 和XP的主要区别是内存条（bank）的使用。QDR-IV XP可通过将存储器空间分成8个内存条来增加性能，用3个地址的最低有效位（LSB）表示。要求的存储方案是在同一周期内存取不同的内存条。从一个周期到另一周期，所有的内存条均可存取，系统设计师可通过规划系统架构来相应地分配记忆库地址，充分发挥极速存储器的RTR性能。
以下例子展示了两种应用，一种使用QDR-IV HP来进行转发表查找，而另一种将QDR-IV XP用于统计计数器，线路速率均为400Gbps。
以下是使用两个72Mb, X36 QDR-IV HP的存储子系统（运行频率为667Mhz）。这两个QDR存储组成带宽扩展模式，以便每个时钟周期在端口【A0、A1】和端口【B0、B1】支持144bits的数据。调度器在目标地址、源地址读取请求和表写入请求（一次性4次写入）之间做出判断，并将它们发送到端口【A0、A1】或端口【B0、B1】。有足够的带宽来满足所有的请求。通过附加QDR-IV HP存储器进行深度和宽度扩展，还能支持更多的表条目，或支持每条目更多位数。
▲使用QDR-IV HP的转发表查找
当端口A和B之间出现访问内存条的冲突时，存储控制器将发出“忙碌”（Busy）信号，并将违反的存取操作顺延至下一个时钟周期。如出现“忙碌”信号，系统将不再响应更新率请求。这一问题可通过系统地将计数器分配到它们的存储器阵列地址来解决。下图x显示了在假定上行和下行计数器均不超过4亿次更新/秒的情况下，如何实现用于统计更新功能的存储子系统。
▲基于QDR—IV XP的统计计数器解决方案
QDR-IV SRAM的高随机存取速率使其非常适合高性能要求的网络应用。本文介绍了使用QDR-IV HP和QDR-IVXP用于转发表查找和统计计数器应用实例。系统架构师和设计师可以参照这些例子开始自己的设计，并根据具体的应用需要进行改动。QDR-IVHP和QDR-IV XP均得到了Altera公司和Xilinx公司的存储控制器IP的支持，使存储子系统支持100G到400G的线卡。
欢迎联络增你强服务人员了解Cypress更多信息：
栗威 / Tel: 010-82607468 Ext.: 220 / edgar_li@zenitron.com
刘胜友 / Tel: 021-60908722 Ext.: 680 / kevin_liu@zenitron.com.cn
周健 / Tel: 0755-26743871 Ext.: 680 /carter_zhou@zenitron.com.cn
|
|
本文经由原厂赛普拉斯授权引用