在集成化浪潮来临之前，毫米波雷达系统长期采用分立式架构，导致成本高昂、体积庞大且设计复杂。而随着CMOS工艺的突破，如今单一芯片已能集成完整雷达系统，推动该技术从高端领域走向更广阔的消费市场。
在集成化浪潮来临之前，毫米波雷达系统的构建遵循着一种“积木式”的模式。其射频前端的每一个功能模块，如功率放大器（PA）、低噪声放大器（LNA）、混频器（Mixer）、压控振荡器（VCO）和锁相环（PLL）等，均由独立、专用的芯片实现。
射频前端通常基于专门为高频性能优化的半导体工艺，例如砷化镓（GaAs）或硅锗（SiGe）。这些工艺在高频下能提供出色的增益、低噪声和高输出功率，确保了雷达系统在苛刻环境下的探测性能。
信号链通常由一个或多个SiGe BiCMOS工艺的收发器MMIC（单片微波集成电路），配合一个独立的数字信号处理器（DSP）或FPGA，以及一个微控制器（MCU）共同组成，所有这些器件被焊接在一块复杂的印刷电路板（PCB）上。
上图展示了毫米波雷达芯片的基本架构。
图源：半导体产业纵横
尽管性能卓越，但这种分立式架构存在着难以逾越的障碍，限制了毫米波雷达的普及：
高昂的成本：系统物料清单（BOM）成本居高不下。每个分立器件都需要独立的封装、测试和采购，极大地增加了制造成本和供应链管理的复杂度。
庞大的体积：多个芯片和复杂的PCB布线使得最终的雷达模组体积巨大。这对于空间受限的应用，如汽车角雷达、无人机或智能家居设备，是一个致命的缺点。
高功耗与散热难题：分立器件间的互连会引入额外的功率损耗，导致整个系统功耗偏高。同时，多个高功率芯片分散布局，使得热管理变得复杂，需要更大尺寸的散热结构。
设计与制造的复杂性：设计者需要在PCB上精心布局，以处理高频信号的完整性、阻抗匹配和串扰问题。这不仅延长了研发周期，也对制造工艺提出了更高的要求，从而增加了整体拥有成本。
这些局限性使得传统毫米波雷达长期应用在航空和高端汽车等对成本不敏感的领域，无法触及更广阔的消费市场。
随着半导体工艺的飞速发展，特别是标准互补金属氧化物半导体（CMOS）技术向更高频率的迈进，一场颠覆性的变革悄然发生。
利用成本低廉的CMOS工艺，可以将完整的毫米波雷达系统——包括射频前端、基带处理、数字信号处理乃至微控制器——全部集成到单一硅片上，即毫米波雷达SoC。
CMOS工艺的核心优势
CMOS工艺是数字集成电路的基石，它带来了无与伦比的规模经济效应和集成能力。将其应用于毫米波雷达，带来了多重优势：
极致的成本效益：CMOS工艺利用全球最成熟、产量最高的半导体制造生态系统，晶圆成本远低于SiGe或GaAs。通过SoC集成，将原来占BOM成本大头的射频芯片、DSP、MCU整合为一，可以使硬件成本大幅降低。
革命性的尺寸缩减：SoC将多个芯片功能集于一身，极大地简化了PCB设计，使得雷达模组的尺寸可以做到传统方案的几分之一，甚至更小，为“隐形”集成到各类设备中创造了可能。
显著的功耗降低：片上互连取代了板级互连，大幅减少了信号传输的功耗。同时，先进的CMOS节点（如28nm、22nm）本身具有更低的功耗特性，使得雷达系统能效比显著提升。
简化的开发与生产：高度集成的SoC为开发者提供了一个“黑盒”式的解决方案，大大降低了射频设计的门槛，缩短了产品上市时间。对于制造商而言，更少的元器件也意味着更简单的贴片工艺和更高的生产良率。
SoC架构的演进
毫米波雷达SoC的典型架构包括一个射频前端子系统（RfeSys）、一个雷达信号处理子系统（RpuSys，通常包含DSP内核）以及一个应用子系统（AppSys，通常包含MCU内核）。
随着集成度的不断提高，最新的SoC甚至开始集成AI加速器，用于在传感器边缘直接进行目标识别和场景理解，进一步减少对后端主处理器的依赖。
将一个完整的雷达系统压缩到方寸之间的硅片上，并非易事。工程师必须在性能、功耗、成本和物理限制之间做出权衡。
射频前端集成的挑战与对策
PA/LNA的CMOS实现：在充满数字噪声的CMOS衬底上集成高性能的PA和LNA是一大挑战。CMOS晶体管的击穿电压和输出功率有限，线性度也不及SiGe器件。
解决方案包括采用先进的功率合成技术、器件堆叠（stacking）以及精细的版图布局来优化隔离度，以在可接受的成本和功耗下，平衡增益、噪声系数（NF）和线性度（P1dB）等关键指标。
频率源的稳定性：雷达的速度分辨率和精度高度依赖于频率源（VCO/PLL）的相位噪声性能。在CMOS工艺中实现低相噪、宽调谐范围的VCO极具挑战性。
业界通过采用创新的VCO拓扑结构（如基于变压器的设计）和精密的数字校准算法，实现了在宽温度范围（-40°C至85°C）内对VCO非线性的实时补偿，保证了相位一致性。
工艺技术的权衡：CMOS vs SiGe BiCMOS
尽管CMOS是主流，但不同工艺节点的选择仍然是一个关键的权衡点。
封装技术的协同进化：从AoB到AiP
为了进一步压缩尺寸和降低成本，封装技术与芯片设计正进行深度协同。
（1）板载天线（Antenna-on-Board, AoB）：这是目前许多雷达模组采用的方案，天线阵列蚀刻在独立的PCB高频板材上。虽然设计灵活，但板材成本高，且组装复杂。
（2）封装天线（Antenna-in-Package, AiP）：这是集成化的终极形态之一。AiP技术将天线阵列直接集成到芯片封装内部，与雷达SoC共同构成一个完整的系统级封装（SiP）。
①优势：AiP极大地缩小了雷达模组的最终尺寸，取消了昂贵的高频PCB板材和天线馈线损耗，进一步降低了成本和功耗，并简化了终端产品的集成。
②挑战：AiP对芯片和封装的协同设计提出了极高要求，需要精确地模拟和控制天线辐射、信号完整性以及封装内的热管理。集中的热量必须通过极小的面积导出，对封装材料和PCB散热设计都是严峻的考验。
毫米波雷达SoC的集成化趋势，正深刻地改变着众多行业的面貌。
应用领域的拓展
汽车电子：低成本、小尺寸的SoC使得在每辆车上部署超过10个雷达传感器成为可能，包括用于高级辅助驾驶的前向、后向、角雷达，以及用于车内活体监测和驾乘人员监控的舱内雷达。高通道数的SoC正在催生4D成像雷达，为L3及以上自动驾驶提供媲美低线数激光雷达的丰富点云数据。
工业与机器人：在无人机、AGV和机器人上，轻量化、低功耗的SoC雷达提供了可靠的避障、测高和环境感知能力，且不受光照、烟尘等影响。
安防与智能家居：SoC雷达凭借其探测微小运动（如呼吸）的能力和保护隐私的特性，被广泛用于入侵检测、人员计数、跌倒监测和睡眠质量分析等场景，开辟了全新的消费级市场。
未来发展趋势
展望未来，毫米波雷达芯片的集成化将向更深、更广的维度发展：
“感知+计算”深度融合：未来的SoC将集成更强大的AI/ML处理单元，实现从“数据采集”到“信息理解”的跨越，直接在传感器端输出目标分类、行为意图等结构化信息。
更高频段与更高精度：向120GHz以上频段演进，以获得亚毫米级的距离分辨率，将在工业精密测量和医疗成像等领域开辟新应用。
多模态传感融合：在单颗芯片上集成雷达、摄像头、IMU等多种传感器的数据预处理和融合功能，将是SoC发展的下一个重要方向。
通信感知一体化(ISAC)：利用同一套硬件和信号，同时实现雷达感知和无线通信功能，这是6G时代备受关注的技术方向，将从根本上改变无线设备的功能形态。
—end—
推荐阅读：