LITE +13%：本季营收达$5.338 亿，同比+58%。EPS $1.10，同比+548%。毛利率39.4%，同比+660 个基点。下季指引营收$6.5亿，EPS 。$1.40产能供不应求，磷化铟晶圆厂因客户需求旺盛在未来六个季度内完全售罄。良率和吞吐量的改善超预期，预计在后续几个季度单位产能将增加约40%。分配决策优先最高利润率的组件，依次是200G EMLs、100G EMLs，CW激光器。DCI窄线宽激光组件出货量连续第七个季度增长。OCS在泰国的初步产能爬坡进展顺利。预计DEC-Q OCS达到1亿美元/季，未来几年光收发器业务达到2.5亿美元/季度。
AMD -3%：本季营收 92 亿美元，同比增长 36%。EPS 1.20 美元，同比增长 30%。毛利率54%，同比增长 40 个基点。下季指引营收96 亿美元。OpenAI项目将在2026 年下半年开始上线，将在 Oracle部署数万颗 MI450 GPU，并持续到 2027 年及以后。与阿联酋的 Cisco/G42、以及美国能源部 (DOE) 和橡树岭国家实验室（Lux AI 和 Discovery 项目）达成合作，部署 MI350X 和未来的 MI430X/Venice CPU。下一代2 纳米 Venice 处理器按计划于 2026 年推出，预计 2026 年 CPU 需求环境将是积极的。公司指引AI业务有望在 2027年实现数百亿美元的年营收。
ALAB -7%： 本季营收2.3亿美元，环比+20%/同比+104%。EPS 0.49美元，OPM新高41.7%
ANET -11%：本季营收 23.1 亿美元与预期持平，4Q营收23 亿-24 亿美元低于预期，4Q营业利润率 47-49%，市场预期 47.3%。⽑利率为 62-63%，市场预期为 63.2%。
台股
南亚科：南亚科公布 10 月自结营收。其营收金额为新台币 79.08 亿元，较 9 月份增加 18.66%、较 2024 年同期则是大增 262.37%，为 50 个月以来新高纪录。累计，2025 年前 10 月的营收金额达到 444.01 亿元，较 2024 年同期成长 49.3%，也创下近 3 年新高纪录。 DRAM供应商纷纷进行内部结构调整，将DDR4和LPDDR4产能转向生产HBM、DDR5和LPDDR5等，使得DDR4和LPDDR4供给量小于需求，带动市场翻扬。因此，预计第四季的价格比第三季好是已经可以确认的
世界先进：世界先进第三季财报，营收约为新台币123.49 亿元、季增 5.6 %，主因是晶圆出货量较上季增加约 7%、产品平均销售单价季增约 2%；归属于母公司业主净利约为 17.03 亿元；每股税后盈余约 0.91 元，分别季减 17.3%、年减 29.5%；毛利率则下降 1.2 个百分点至 26.8%。世界先进总经理尉济时指出，由于客户对电源管理产品的需求持续上升，因此第三季晶圆出货量较上季增加约 7%，产品平均销售单价季增约 2%，毛利率则受到汇率影响下降至 26.8%，均符合公司第三季展望预期。展望第四季，尉济时表示，由于季节性需求减缓与供应链年底进行库存调整，在新台币平均汇率 30. 2元兑 1 美元的假设下，预期第四季晶圆出货量将季减约 6%至 8%之间；产品平均销售单价将季增约 4%至 6%之间；毛利率将约介于 26.5%至 28.5%之间。
科技行业动态
三星加速导入 1c DRAM 设备，全力赶上 HBM4 量产时程
据《DealSite》报导，三星电子正加速导入 10 奈米级第六代（1c）DRAM 设备，目标在明年初启动 HBM4 量产，努力追赶已率先与辉达签署供应合约并进入量产阶段的 SK 海力士。业界消息指出，三星近期已在平泽园区（Pyeongtaek）完成第二厂（P2）1c DRAM 设备建置，并同步于第三厂（P3）与第四厂（P4）导入新设备，积极扩充先进制程产能。三星预计于本月完成最终客户样品（Customer Sample，CS）的内部可靠度测试（PRA），随后将样品送交辉达进行 GPU 整合验证。若进展顺利，产品有望于明年下半年正式出货。公司内部人士透露，CS 测试结束后，辉达将展开为期约四个月的 GPU 验证流程，完成最终认证后，三星可望于明年初开始分配量产订单。三星原先在平泽第二厂（P2）与第三厂（P3）主要生产前一世代 DRAM 产品，但随着市场需求转向高效能与高频宽应用，公司近来逐步减产旧制程晶片，并将部分产线改造为最新的 1c 制程。这项改造工程透过升级既有厂房与设备，让旧产线能生产新一代记忆体晶片。目前，HBM4 的核心生产据点第四厂（P4）预定于明年启动；主晶圆厂 PH1 已同时运作 NAND 与 1c DRAM 产线，PH3 自 6 月起导入新设备，PH4 正在建设阶段，PH2 则预计在年底或明年初开工。尽管 1c 制程开发进展稳定，但量产良率仍是三星面临的最大挑战。据业界人士透露，目前以 1c 制程生产的 HBM4 样品良率约为 50%，尚未达到量产门槛。由于 HBM4 采用多层堆叠结构，晶粒面积较前代 HBM3E 更大，同一晶圆可产生的良品数量相对减少，也使良率提升速度缓慢。三星为此同步强化后段封装流程，并与韩美半导体（Hanmi Semiconductor）展开合作，以稳定堆叠精度与整体制程品质。分析指出，若能将 HBM4 晶圆良率提高至 70% 以上，将具备转入量产的条件。
