有本一民（Kazutami Arimoto） 是日本半导体记忆体领域的顶尖专家，曾任瑞萨电子（Renesas Electronics Corporation，前身为Renesas Technology，三菱电机与日立半导体部门合并而成）系统核心技术部门副总经理（Deputy General Manager），长期领导高密度DRAM与嵌入式记忆体技术研发。2010年，他因“对高密度动态随机存取内存（high-density dynamic random access memory）与嵌入式内存（embedded memory）的开发贡献”当选IEEE Fellow（地区10 - 亚太地区，类别：Research Engineer/Scientist），这是IEEE对其终身技术成就的最高肯定。
他的核心贡献是发明了TTRAM（Twin-Transistor Random Access Memory，双晶体管随机存取内存），这是一种基于SOI（Silicon-On-Insulator）工艺的无电容器（capacitorless）DRAM单元，仅用两个晶体管即可实现记忆功能，彻底摆脱传统1T1C DRAM必须使用大面积电容器的限制，让嵌入式记忆体密度大幅提升、功耗降低、制程兼容性极佳，可直接沿用标准SOI-CMOS逻辑制程，无需额外特殊步骤，在65nm以下节点仍具优异可扩展性。2007年130nm SOI制程的2Mb测试芯片验证了100ms@80°C的数据保持时间与6.1ns的列存取时间，实现250MHz高速运作，面积仅传统嵌入式DRAM的50-60%，被视为当时最有潜力取代传统eDRAM/eSRAM的嵌入式记忆体技术之一。
TTRAM技术曾于2006年由Renesas授权给加拿大公司Emerging Memory Technologies（EMT）作为SoC记忆体IP，有本一民本人亲自对外说明此技术对消费类、行动、微处理器/游戏平台的重要性。此技术后续衍生出具“verify control”功能的scalable TTRAM与主动体偏压控制（ABC）技术，进一步提升良率与低电压运作能力。此外，他也长期参与高密度商品DRAM（堆叠电容、沟槽电容时代）、低功耗电荷回收DC-DC转换电路、TCAM与嵌入式DRAM结合的可靠性强化架构等研究，累计数十篇IEEE J. Solid-State Circuits等顶级论文与多国专利。
原参考文献保留：
Arimoto, Kazutami
R10 -Asia and Pacific
2010
Research Engineer/Scientist
For development of high-density dynamic random access memory and embedded memory
详细介绍
有本一民（Kazutami Arimoto）是日本半导体记忆体技术的代表性人物之一，其职业生涯几乎与日本DRAM产业黄金时代（1980-2000年代）完全重叠。他早期在三菱电机参与商品DRAM的高密度化开发（包括堆叠电容、沟槽电容等关键技术），后随部门整并进入Renesas Technology/Renesas Electronics，转向嵌入式记忆体与SoC平台用记忆体技术，成功将原本只适合大量生产的DRAM技术移植到逻辑制程中，解决了SoC芯片中记忆体面积过大、功耗过高的长期痛点。
最具标志性的成就是2007年正式发表的TTRAM（Twin-Transistor RAM）技术。此技术彻底颠覆传统1T1C DRAM必须依赖大型电容器的结构，改用两个串联MOSFET，其中一个负责储存电荷（利用SOI晶体管的浮体效应floating body effect），另一个负责读取控制。优点包括：
- 单元面积仅传统6F²-8F²嵌入式DRAM的50-60%
- 完全兼容标准SOI-CMOS逻辑制程，无需额外电容专用制程或掩模层
- 低漏电、低功耗，适合行动与消费类SoC
- 在65nm以下仍具优异可扩展性（传统电容器在细微制程已接近物理极限）
- 实测2Mb测试芯片（130nm SOI）达6.1ns存取时间、250MHz运作、100ms@80°C保持时间
2006年Renesas即将TTRAM授权给EMT作为商业IP，有本一民亲自表示：“客户需要高密度记忆体同时不能牺牲面积、性能与功耗，TTRAM正是解决方案。”此技术后来进一步演进为具“verify control”的scalable版本，并加入主动体偏压控制（ABC）技术，让TTRAM可在更低电压下稳定运作，提升实际产品良率，成为当时最被看好的“gain-cell embedded DRAM”方案之一。
除了TTRAM，他也长期推动其他记忆体相关技术：
- 低功耗电荷回收型DC-DC转换电路（charge-recycling DC-DC）
- 具ECC的嵌入式DRAM搭配TCAM架构，提升软错误耐受度
- 多代嵌入式DRAM/eDRAM的低电压、高速化技术
- 曾参与多款MCU/SoC平台记忆体IP开发，影响Renesas RH850汽车MCU等产品线的记忆体核心
其论文散见于IEEE Journal of Solid-State Circuits、IEICE Transactions on Electronics、ISSCC、VLSI Symposium等顶级会议与期刊，专利数量极多，涵盖记忆体单元、电路、架构与测试技术。
|
|
|
|
|
|---|---|---|---|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
有本一民的贡献不仅在于单纯提升记忆体密度，更在于“让DRAM技术真正走进逻辑制程”，让SoC芯片能以更低成本实现更大容量嵌入式记忆体，对行动电话、游戏主机、汽车电子、消费类SoC影响深远。虽然后来因FBRAM（浮体记忆体技术路线竞争）以及FinFET/3D结构兴起，TTRAM最终未成为主流，但其开创的“gain-cell”概念至今仍被Zeno Semiconductor（原EMT）、Innovativo等公司持续发展，影响了当前1T-DRAM、AQUABOLT-XL等新世代记忆体研究方向。
Key Citations
- IEEE日本カウンシル 2010 New Fellows列表（原引用来源）
- Fukashi Morishita et al., "A Capacitorless Twin-Transistor Random Access Memory (TTRAM) on SOI", IEICE Trans. Electron., Vol.E90-C, No.4, pp.765-771, Apr. 2007.
- Kazutami Arimoto et al., "A High-Density Scalable Twin Transistor RAM (TTRAM) with Verify Control for SOI Platform Memory IPs", IEEE Journal of Solid-State Circuits, Vol.43, No.10, Oct. 2008.
- Renesas Technology Press Release, "Renesas Technology Licenses Capacitor-less Twin-Transistor RAM to EMT", May 30, 2006.
- DBLP - Kazutami Arimoto 论文列表