大数跨境
0
0

来自 OZEN Engineering Inc 的 PCIe 规范模板

来自 OZEN Engineering Inc 的 PCIe 规范模板 SI simulation workshop
2025-11-26
0

来自 OZEN Engineering Inc 的 PCIe 规范模板

PCIe 是外围组件互连快递(Peripheral Component Interconnect Express)的缩写,这是一种用于将高速附加印刷电路板(PCB)连接到计算机主板的电气接口标准。GPU、RAID卡和SSD卡都是附加卡。PCIE有多种尺寸:X1、X4、X8、X16和X32。X1代表一条发射差动线和一条接收差动线。

你可以用Ansys工具设计主板或扩展板。你可以使用SIwave、HFSS或3D Layout。如果你的主板有PCIe线路,你怎么知道设计正确?你需要对照PCIe规范进行核对。因此,我们使用知名设备组装、组装和测试印刷电路板。但这是一种代价高昂的方式。你想了解你的设计是否合适,同时设计PCB。

你可以用 OZEN Engineering 开发的 PCI 模板来实现这个功能。模板支持PCIe1到PCIe7的标准。如果你打开其中任何一个,都会发现许多电路。每个电路都有其用途。其中一些电路不止一个。所有必要的约束、规格和限制都嵌入在这些电路中。我们说的是嵌入在所有这些电路中的数百个数字。正如我们将看到的,这些数字分散在许多地方,但它们确实在应该存在的位置。

我们这里的电路只是开始,用户可以基于它们构建无限数量的电路。组件最重要的是记住,所有必要的构建模块和设置都存在于该模板中;复制它们并运行。

首先,生成模型的 s 参数。就我而言,我用 SIwave 设计并优化了主板。我解决了4条PCIe差分线路。这些管线是RX线。主板应该支持PCIe3标准。你也可以用一些裸PCB的测量数据,也就是只带走线,没有元件的。你也可以这么做。关键是你需要一个S参数文件。

 

图1:电路内容

我们回到模板。你会在每个赛道中发现什么?

你首先会注意到电路下方的信息。

  • 第一个是详细的电路使用说明。
  • 其次是该赛道中使用的一些标准。
  • 第三是电路中每个标准的预设设置。我们稍后会详细谈谈。
  • 第四个是电路的局部变量及其描述列表。这些是电路中使用的局部变量;更换它们只会改变这个电路。存在全局变量。点击项目名称就能看到它们。如果你改变这些电路,标准中的所有电路都会被改变。
  • 在底部,你会看到结果的示例。这些只是展示结果应该是什么样子的图片。这是为了防止图表发生变化,用户可以将其恢复到应有的样子。

我们将讨论赛道、变量和结果。电路包含输入、中间和外部三个部分。

图2:电路结构

输入部分包含了源的所有可能性。每种可能性由一个眼源和一个眼探头表示。用户可以激活或关闭任何一个。激活的电路越多,模拟时间越长,且呈指数增长。输入部分有一个开关,可以选择激活哪个眼源/眼球探头电路以及测试哪个通道。如果你有很多频道,我用的是4频道,所以我用的是4频道开关。如果你有8个频道,可以用这里的那个。

输出部分与输入相反。它还有一个开关,可以选择频道和不同的信号源/探头。每个眼探头连接到一个眼源。眼探的数量必须与眼源的数量相匹配。

如何控制这些通道和电路。我们使用全局变量列表,调整通道号、预设小写或均衡小说的数值。我们会在逐条讲解电路时详细聊。点击标准名称查看全局变量。

为什么我们用全局变量而不是局部变量来调整子电路?由于子电路无法看到自己电路的局部变量,因此只能看到全局变量。所以,如果我这里有一个本地变量,我就不能在任何子电路中使用它。我可以用局部变量配合眼源和眼探头,但不能在子电路内使用。

中间部分是S参数。但事情并不像你想的那么简单。点击中间的方块,按下按下键。你会找到真正的赛道。中间的方框是通过SIwave、HFSS或3D Layout计算的S参数。然而,迹线的S参数不足。你需要自己建造剩下的结构。这张PCIe5 16GHz的图片展示了PCIe5的规格。它要求主板的损耗不应超过26.5dB。主板上的封装芯片容量不应超过8.5dB。附加板损耗不应超过9.5dB。插件的芯片封装不应超过4.2dB。所有这些信息都在这里。注意他们称主板为CBB,代表合规基板。

那么,我们如何利用这些信息呢?这取决于你测试的是什么。你是在测试主板还是扩展主板?你测试的是RX线还是TX线?例如,在这个视频中,我们使用了主板的RX线。因此,我需要加上输入端外加板的损失9.5dB,以及输出端封装芯片的损失4.5dB。此完整链接应满足所有规格要求。

图3:S参数与额外损耗

图4:PCIe损耗规范

如何利用全局变量控制这些损耗。如果你通过按下弹出按钮并选择标准的名称离开这里,你会看到所有全局变量。你想更改的是这些衰减变量。因为这样它们就会应用到标准的所有电路。所以,我这里输入输入是9.5dB,输出是4.5dB。

现在让我们谈谈变量。在每个电路中,都有影响眼源和眼探头的局部变量。每个变量的定义在模板中给出。

图5:局部变量

打开眼源,你会看到它们在比特、抖动和均衡面板中的使用方式。同样,它们是局部的,因为眼源能看到它们;它们只在这里需要。

图6:局部变量(抖动)的使用

图7:FFE中局部变量的使用

但存在全局变量:

  • 首先是Vpp,即允许的峰对峰电压。
  • 第二次 Tr 时间的升起和下降
  • 第三个Bps,即数据速率(比特每秒),即使信号是PAM4
  • 通道号、预设编号和均衡情况。这些数字用于控制输入和输出开关。
  • 最后,衰减用于中间部分。

图8:全局变量

如果我打开任何一个眼源,你会看到这些变量是如何被使用的。

图9:全局变量的使用

我们讨论每个巡回线时会再讲一遍。

结果显示,用户将发现四种主要类型的图:

  • 眼宽图。它只是一个浴缸图,我们用它来计算眼睛的宽度并与规格进行比较。用户会找到极限线、规格、结果、一些重建类似图的说明,最后是Y标记。Y标记固定在y=1e-12 BER,符合PCIE3的规范。没有直接的方法可以计算Y标记的差值,所以我们用电路工具中的一个技巧来生成你看到的曲线,并用它来计算差值。这个差异必须大于规格。同样的规格用限线表示。你可能有一个或多个曲线,Y标记会显示所有曲线。
    图10:浴缸与宽度规格


  • 眼高眼图就是BER值的等高线图。同样,你会找到制作类似的教程。你会发现一个三角形标记,需要移动它才能接触到图中单一等高线图。我们强制刻度上的图表在1e-12 BER处有一个轮廓。读取眼睛的δ可以判断是否符合规格。在某些标准中,只有一个眼是因为他们使用NRZ信号,但在PCIE6和PCIE7中,我们有三个眼,因为他们使用PAM4信号。眼镜在上眼。所有这些都是为用户编程的。


    图11:高度规格


  • 第三张图是眼睛本身相对于PS中的实时。用户可以通过右键点击并选择“计算眼部测量”来显示眼部参数。这些都无法与任何规范相符。但他们知道信息还是有用的。模拟时间越长,眼计算器计算出的数字越准确。你可以通过点击快速眼线设置,点击选择,新增,然后生成新设置来控制时间。注意在剧情中,我们用了这个规格作为掩体。
  • 图12:眼图

图13:眼图设置与选项

 

  • 第二种是眼睛图,但相对于单位区间。它和之前的眼睛图是一样的。右键点击,要求查看眼距。这次,所有宽度测量都是用UI值来计算的。


    图14:另一张眼图


  • 回波损耗图:这是另一个重要的图,将回波损耗规格表示为极限线。还请注意,黄色框中显示了标准的规格。有差动和共模回波损耗的规格。

图15:回波损耗

  • 插入图:差分插入是规范的一部分,但不包含共模插入。注意有两条极限线。最上面的那张只用来装附加卡。最下面的是完整链接。相关信息也在这张小表格中。

图16:插入损耗

让我们逐一从电路开始:首先,单一案例。这个有一种眼源和一个眼探头。它可以一次分析一个通道。你可以用全局变量$Channel号码来控制频道号。我可以用这个电路研究一些初始设置。我也可以用optimetrics来调整Vpp和CTLE增益。你也可以为该频道添加一个新的频道,或者把频道添加到前面两个频道。所以,正如你所见,VPP和CTLE范围都嵌入在了Optimetrics的设置中。这些数值与规范相同。从结果中,我们可以看到宽度、高度和眼图。我们也看到了 optimetrics 设置的那些。前四个是你不使用 Optimetrics 设置时使用的。不要试图改变这一点,因为你需要单套。

图17:单通道电路

  • 回波损耗和插入装置:我们之前谈过。每个电路都有s参数和开关。用户可以更改$channel号或用于光时计量。该结构根据全局数值使用回波损耗。这些编号应当是标准中所有电路的通用编号。但插入时,用户可以通过中间盒内的本地数字来调整衰减。你必须点击这里并按下,然后修改这些数字。所以你可以在不影响标准中其他电路的情况下更改它们。你可以研究改变这些衰减数值对信道国际单位制的影响。

图18:S参数电路

  • 预设:所以,在PCIe中,你可以做一些均衡。这种均衡是通过在眼源中加入FFE来实现的,FFE代表前馈均衡。在Ansys电路工具里,你可以不指定它们,电路会对它们进行优化。但根据规格,他们必须遵循10种可能的选择。为了研究所有可能性,我们使用了十个眼源/眼探来代表每个病例。FFE权重通常在电路图中给出。CTLE和DFE被添加到眼探头上。CTLE 代表连续时间线性均衡器。它只是一个在高频有峰值的单元,以补偿电路中的损耗。CTLE 增益是一个变量,可以从局部变量列表中更改。根据规范,允许的数值范围在单通道电路中确定。DFE根据规范有固定数量的标签。这些标签的权重由电路自行优化。DFE代表决策反馈均衡器。FFE和DFE主要用于补偿信道的内存。记忆之所以存在,是因为ISI和糟糕的过渡。

图19:单通道电路

  • 均衡设置允许用户测试三种均衡选项的必要性:FFE、CTLE 和 DFE。我们能用两个,还是只用一个?他们每个人都能为这场开阔眼界做出什么贡献?这套书将帮助你学习这些内容。同样,每个病例都有自己的眼源和眼探。用户需要在眼源中定义FFE参数C_1、C_0和C1。这些数值应与预设测试中提到的十种可能性之一相符。用户可以选择检查哪个电路以及在哪个通道进行测试。

图20:带均衡的眼

  • 最后一组是串扰/抖动和噪音的。这时眼睛会因串扰、抖动和/或噪音而受压。每个标准中,用户都必须尝试一些数字。受力的眼睛必须通过规格(眼宽和眼高)。这里有三个电路,每个电路都有特定功能。抖动的那张有抖动数值,所以不要更改。噪音那边有抖动和噪音。你可以关闭每个电路的串扰,但不要改变其他数字,比如抖动数或噪声问题。

图21:串扰、抖动与噪声

因此,利用这些电路,用户可以验证和优化设计。模板不进行任何设计或优化,但可以确保设计符合规范以及达到多少保证。


【声明】内容源于网络
0
0
SI simulation workshop
分享电磁仿真技术,私信请注明原因
内容 136
粉丝 0
SI simulation workshop 分享电磁仿真技术,私信请注明原因
总阅读140
粉丝0
内容136