导 读
➢随着先进制程升级难度持续增加，设计和投片成本日益高昂，先进封装成为后摩尔时代弥补芯片性能和成本的重要解决方案之一。根据 Yole 的预估，2022~2026年，全球先进封装市场规模将从 379 亿美元增长至 482 亿美元，CAGR 达到 6.2%。
➢随着业内认识到先进封装对于对抗摩尔定律放缓的重要性，全球半导体主要厂商纷纷提高对先进封装的资本开支。根据 Yole 数据，2021 年全球包括 Intel、TSMC、Samsung 等在内的主要厂商在先进封装领域资本开支达到 110 多亿美元。2022 年全球包括 Intel、TSMC、Samsung 等在内的主要厂商在先进封装领域资本开支达到 150 多亿美元。
➢国产设备厂商纷纷布局先进封装设备赛道。北方华创面向先进封装的UBM/RDL 金属沉积设备、TSV 金属沉积设备、TSV 刻蚀设备、全新DESCUM 设备已经正式投放市场或已经完成研发。芯源微面向先进封装的单片湿法刻蚀设备、单片湿法去胶机、单片清洗机、涂胶显影设备已经正式投放市场。盛美上海在先进封装电镀设备和清洗设备领域亦有诸多布局，公司已经成功开发先进封装电镀设备、3D TSV 电镀设备，多款设备也处于研发和量产前期。
1
先进封装重要性
摩尔定律逼近物理极限，先进封装重要性提升
先进工艺设计成本日渐高昂，先进封装性价比凸显。根据摩尔定律，芯片内部的晶体管数量每隔18~24 个月翻番，同时性能提升一倍。随着半导体技术逐渐逼近物理极限，晶体管尺寸的微缩也越来越困难。根据芯东西数据，芯片制程从 65nm 升级到 5nm，其制程提升约 7 代，而芯片设计成本增长了接近 20 倍，从 0.24 亿美元提升至惊人的 4.76 亿美金。先进制程芯片的开发成本令芯片设计企业越来越难以承受。
先进工艺进步速度放缓，摩尔定律难以为继。二十一世纪以来，芯片在 2015 年进入 14nm 时代，在2017 年进入 10nm 时代，在 2018 年进入 7nm 时代，在 2020 年进入 5nm 时代，在 2022 年进入 3nm时代。根据 TrendForce 数据，台积电预计将于 2025 年推出 2nm 工艺节点。全球芯片制程从 3nm 升级到 2nm 预计将耗时三年，这比正常的摩尔定律升级时间 18~24 个月要多出一年多的时间，这也反映摩尔定律越来越逼近物理极限。
随着先进工艺成本的上升和技术升级难度的增加，先进封装被视为延续摩尔定律的重要途径。
先进封装能有效提高芯片内部的互联密度和通信速度
封装技术迭代，封装尺寸与互联密度不断提升。根据 Yole 对半导体封装技术发展历史的回溯，1990年代开始，以“Flip-Chip”和“WLCSP”为代表的封装技术推动半导体封装进入先进封装技术领域。2010年代开始，以“2.5D Si interposers”和“2D/3D packaging”为代表的封装技术实现了更小的 I/O 节点和更大的封装尺寸。更大的封装密度成为先进封装的重要发展趋势之一。
Chiplet 是提升芯片内高速互联的关键。采用传统封装的芯片系统中，芯片和芯片间的互联依赖于电路板上的互联技术，如 PCIe、Rapid I/O 等。Chiplet 技术将多个 Die 集成在同一颗芯片内部，实现了片内 Die 间通信（Serdes、AIB/MDIO 等）。随着单颗芯片可集成的晶体管数量越来越多，工艺节点越来越小，隧穿效应逐渐明显，漏电问题愈发凸显，这导致频率提升接近瓶颈。为进一步提升系统性能，芯片由单核向多核异构系统发展。Chiplet 技术通过在物理层、接口层、通信层、协议层的多种技术，提升了 Die 间通信的速率。
根据 Wikichip 数据，以台积电 CoWoS（Chip on Wafer on Substrate）技术为例，CoWoS 将有源硅芯片、中介层、基板三层堆叠为立体封装结构，芯片间的通信方式从传统的引线或基板升级为 Wafer，进而实现通信速度的提升。目前几乎所有的人工智能和加速器芯片都是基于台积电的 CoWoS 工艺平台。
根据与非网数据，目前片外通信绝大多数依赖于PCIe接口，PCIe 6.0×16接口理论上可以实现 128GB/s的通信速度。根据谷歌云服务中心公布的数据，应用在 AI 大模型上的 TPU 内部通行速度已经达到1000PB/s，这是 PCIe 6.0 通信速度的 8,192,000 倍。可以说，Chiplet 是提升芯片内高速互联的关键。
人工智能等新兴应用对先进封装需求快速增长
一方面，消费电子等终端产品对设备需求越来越小型化，对应的芯片封装尺寸要求也越来越高；另一方面，5G、高性能运算、智能驾驶、AR/VR、物联网对芯片的性能提出了更高的要求，对应的芯片封装密度要求也越来越高。芯片只有提供更小的尺寸和更好的能耗才能满足下游领域的需求。先进封装凭借更高的互联密度和更快的通信速度，得到愈加广泛的应用。
根据集微咨询预估，在 5G、汽车电子、可穿戴、人工智能、数据中心等应用需求的推动下，2022~2026年全球封测市场规模将从 815 亿美元增长至 961 亿美元，CAGR 达到 4.2%。
全球先进封装市场规模增速显著高于封测市场规模增速。根据集微咨询预估，2022~2026 年全球先进封装市场规模将从 379 亿美元增长至 482 亿美元，CAGR 达到 6.2%。其中 ED、3D-Stack、Fan-out的平均年复合增长率最大，分别达到 24.8%、17.7%、12.0%。未来部分封装技术在特定领域会有进一步的渗透和发展，如 Fan-out 封装在手机、汽车、网络等领域会有较大的增量空间，如 3D-Stack 在AI、HPC、数据中心、CIS、MEMS 传感器等领域会有较大的增长空间。根据集微咨询数据，2022 年全球先进封装占整体封测市场比例约为 47.2%。因为先进封装的成长性好于传统封装，预计到 2026年全球先进封装占整体封测市场比例将超过 50%。
2
国际巨头押注先进封装赛道，行业资本开支旺
国际巨头纷纷布局先进封装赛道，前道晶圆厂优势明显
台积电是全球先进封装技术的领军者之一，旗下 3D Fabric 拥有 CoWoS、InFO、SoIC 三种先进封装工艺。CoWoS 是台积电最经典的先进封装技术之一。2011 年至今，台积电的 CoWoS 工艺已经迭代至第五代，期间中介层面积、晶体管数量、内存容量不断扩大。Nvidia、AMD、Broadcom、Marvell等是台积电 CoWoS 工艺的最大客户。
台积电的 InFO 技术是基于 CoWoS 的改进工艺，其将硅中介层替换为 polyamide film 材料，降低了单位成本和封装高度。苹果的 iPhone 7、iPhone 7 Plus 均采用 InFO 封装技术。这也是台积电后续独占苹果 A 系列处理器订单的关键因素。
2018 年，台积电首次对外公布其 SoIC 封装技术。该技术是台积电基于CoWoS 和多晶圆堆叠（WoW）开发的新一代封装技术。根据台积电官方介绍，SoIC 提供创新的前段 3D 芯片堆叠技术，用于重新集成从片上系统（SoC）划分的小芯片。SoIC 集成的芯片在系统性能方面优于原始 SoC，并提供了集成其他功能的灵活性。相较于 2.5D 封装方案，SoIC 的凸块密度更高，传输速度更快，功耗更低。
英特尔也在积极布局 2.5D/3D 先进封装赛道，并已经推出 EMIB、Foveros、Co-EMIB 等多种先进封装技术，力求通过 2.5D/3D 等多种异构集成的形式实现互联带宽倍增和功耗减半的目标。
2018 年，英特尔首次展示 Foveros 先进封装技术，引入 3D 堆叠，在逻辑芯片上堆叠逻辑芯片，实现横向和纵向的互联，且凸点间距进一步降低为 25~50μm。英特尔表示 Foveros 可以将不同工艺、结构、用途的芯片整合到一起，从而将更多的计算电路组装到单颗芯片上，以实现高性能、高密度和低功耗。该技术提供了极大的灵活性，设计人员可以再新的产品形态中“混搭”不同的技术专利模块、各种存储芯片、I/O 配置，并使得产品能够分解成更小的“芯片组合”。
三星在 2.5D/3D 先进封装技术领域也有布局，并已经推出 I-Cube、X-Cube 等先进封装技术。针对2.5D 封装，三星推出的 I-Cube 技术可以和台积电的 CoWoS 技术相媲美。针对 3D 封装，三星在 2020年推出 X-Cube 技术，将硅晶圆或芯片物理堆叠，并通过硅通孔（TSV）连接，最大程度上缩短了互联长度，在降低功耗的同时提高传输速率。
相较于传统封装，先进封装涉及到前道工序的延续，所以先进封装的后道工艺路线和晶圆厂的前道制造工艺界限逐渐模糊，晶圆厂在技术方面更占有优势。这也是台积电、英特尔、三星等晶圆厂能主导先进封装技术的重要原因。
先进封装产能紧缺，行业资本开支旺
高性能封装需求旺盛，主要技术市场规模迎来快速增长。根据 Yole 数据，2021~2027 年国际巨头布局的高性能封装市场规模将从 27.4 亿美元增长至 78.7 亿美元，CAGR 达到 19%。Yole 预计到 2027年，UHD FO、HBM、3DS 和有源 Si 中介层将占高性能封装市场规模的 50%以上，是市场增长的最大贡献者。嵌入式 Si 桥、3D Nand 堆栈、3D SoC 和 HBM 是增长最快的四个领域，每个领域的 CAGR都超过 20%。随着消费和移动终端、电信和基础设施中人工智能和高性能应用程序的快速发展，高性能封装的需求也迎来较快增长，这也是延续摩尔定律的关键解决方案之一。
台积电 CoWoS 产能紧缺，行业扩产在即。根据与非网援引台积电的消息，2023 年初以来，全球 AI订单需求持续增长，台积电现有的先进封装产能无法满足需求，台积电被迫紧急增加 CoWoS 产能。
台积电预计 2023 年 CoWoS 产能将较 2022 年实现倍增，而 2024 年 CoWoS 产能将在 2023 年的基础上再次实现倍增。2022 年台积电 CoWoS 营业收入已经占总营业收入 5%以上，并且将以 20%的年增速保持增长，高于台积电预估的总营业收入年增速 10%。
全球主要半导体厂商提高先进封装资本开支。
根据 Yole 数据，2021 年包括英特尔、台积电、三星等在内的主要厂商在先进封装领域的资本开支达到 110 多亿美元。其中，英特尔是先进封装领域资本开支最大的厂商，其主导的先进封装技术为 EMIB和 Foveros，而 EMIB 和 Foveros 结合又诞生了 Co-EMIB 技术，该技术主要被应用于英特尔旗下的Ponte Vecchio GPU。英特尔计划为其 Foveros Direct 采用混合键合技术，并提高了资本开支。台积电紧随英特尔之后，2021 年在先进封装领域的资本开支达到 30.5 亿美元。台积电的 CoWoS 工艺平台提供硅中介层或 RDL 的解决方案，衍生的 LSI 解决方案则对标 EMIB 的解决方案。此外，台积电在通过 InFO 解决方案为 UHD FO 争取更多业务的同时，也在为 3D SoC 定义新的系统级路线和技术。
台积电在积极主导下一代系统级封装技术路线，并为此维持了较高的资本开支水平。三星拥有类似于台积电 CoWoS-S 的 I-Cube 技术。三星同时也是 3D 堆栈内存解决方案的领导者之一，提供 HBM和 3DS 的解决方案，其 X-Cube 预计也将使用混合键合技术。英特尔、台积电、三星凭借晶圆厂在前道领域的优势，主导了先进封装领域的技术路线。2021 年日月光在先进封装领域的资本开支约 20亿美元，仅次于英特尔、台积电和三星。日月光也是唯一一个试图和晶圆厂/IDM 厂竞争先进封装技术的 OSAT 厂商。日月光凭借其 FoCoS 产品，也是目前唯一具有 UHD FO 解决方案的 OSAT 厂商。
但是就前端制造能力和财务能力而言，其他 OSAT 厂商在先进封装领域并不具备和英特尔、台积电、三星等晶圆大厂并驾齐驱的实力。
根据 Yole 数据，2022 年包括英特尔、台积电、三星等在内的主要厂商在先进封装领域的资本开支进一步上升至 150 多亿美元。其中，英特尔的先进封装资本开支进一步上升至 47.5 亿美元，依然位居第一；台积电的先进封装资本开支上升至 40 亿美元，位居第二；三星的先进封装资本开支维持在 20亿美元的水平，位居第三；其他 OSAT 厂商也都纷纷上调其在先进封装领域的资本开支。
随着业内认识到先进封装对于抵抗摩尔定律放缓的重要性，全球主要半导体厂商纷纷提高其在先进封装领域的资本开支。我们预计随着先进封装在后摩尔时代扮演越来越重要的角色，先进封装领域的资本开支也将维持在一个较高的水平。
3
先进封装推动产业革新，国产供应链价值重塑
先进封装是前道工序的衍生
先进封装从产业链环节来看属于封装测试环节。先进封装厂为客户的晶圆裸片提供定制化的技术解决方案。
先进封装是前道工序的衍生。传统的晶圆制造流程包括氧化、涂胶、光刻、刻蚀、离子注入、物理/化学气相沉积、抛光、晶圆检测、清洗等环节。传统的封测流程包括磨片/背面减薄、切割、贴片、银浆固化、引线焊接、塑封、切筋成型、FT 测试等环节。传统封装侧重于板级互联，先进封装侧重于晶圆级互联。先进封装在晶圆上通过 TSV 和 RDL 分别实现纵向和横向的互联，而 TSV 和 RDL则更类似于前道的晶圆制造工序，所以说先进封装是前道工序的衍生。
晶圆级封装的常见工艺流程包括：PI 光刻、溅射、PR 光刻、电镀、植球、磨片等。
PI 光刻是在 Wafer 表面涂覆 PSPI 光刻胶（Positive Photoresist），进行紫外线曝光，再通过显影和固化工艺，获得所需的 CD 开口位置。
溅射是通过物理气相沉积原理，将高纯度的金属材料置于真空室，通过离子束、电子束或高能粒子束来撞击金属材料表面，使其发生溅射，从而产生大量微小的金属颗粒，这些颗粒会沉积在晶圆表面上并形成金属薄膜。
PR 光刻和 PI 光刻类似，区别在于曝光后无需固化，而是在电镀后进行去胶操作。
电镀是在种子层 UBM（Under Bump Metal）上方涂覆一层导电漆，用于芯片与外部电路板之间的连接。然后，将晶圆浸入含有铜离子的电解液中，并将钎料作为阴极，使铜离子在钎料表面还原，形成一层均匀的铜层。电镀完成后，显影所预留的用于结构成型的光刻胶仍然处在晶圆表面，故需要使用药液喷淋的方式进行除胶。电镀后可能会出现的多余 UBM，通常需要使用腐蚀工艺去除。
植球是在焊盘位置涂覆助焊剂，在其对应位置放置锡球，利用 Reflow 将锡球焊接至焊盘位置。
磨片是按照具体产品的工艺要求，将晶圆磨划至需求厚度，然后将处理完成的晶圆经过切割，分离成单独的成品芯片。
硅通孔 TSV 是一种能让 2.5D/3D 封装遵循摩尔定律演进的互连技术。TSV 能实现芯片与芯片之间、芯片与晶圆之间、晶圆与晶圆之间完全穿孔的垂直电气连接。这些垂直连接可用于互连多个芯片、存储器、传感器和其他模块。硅通孔互连赋予了各种 2.5D/3D 封装应用和架构芯片纵向维度的集成能力，以最低的能耗/性能指标提供极高的性能和功能，以打造更小更快更节能的设备。
TSV 技术是 2.5D/3D 封装的关键技术。TSV 技术的工艺流程包括晶圆的表面清洗、光刻胶图案化、干法/湿法蚀刻沟槽、气相沉积、通孔填充、化学机械抛光等多道关键工艺。TSV 工艺涉及的设备包括晶圆减薄机、掩膜设备、涂胶机、激光打孔机、电镀设备、溅射台、光刻机、刻蚀机等。TSV 工艺可以分为先通孔（Via-first）、中通孔（Via-middle）和后通孔（Via-last），中通孔目前是高级 3D IC 以及中介层堆栈的热门选择。晶圆厂、封测厂均对 TSV 技术有深度研究。台积电、三星、英特尔等晶圆厂在前道制造环节经验丰富，对前道 TSV 技术熟能生巧，因而在 2.5D/3D 封装技术上独占鳌头。
半导体设备市场复苏在即，国产供应链持续发力
全球半导体设备市场有望在 2024 年复苏。根据 SEMI 发布的《2023 年年中半导体设备预测报告》，2023 年全球前道半导体设备市场规模将达到 764.3 亿美元，并在 2024 年增长至 877.6 亿美元；2023年全球后道测试设备市场规模将达到 63.9 亿美元，并在 2024 年增长至 69.0 亿美元；2023 年全球后道封装设备市场规模将达到 45.9 亿美元，并在 2024 年增长至 53.4 亿美元。
我们预计随着半导体周期逐步从周期底部复苏，各大厂商对封装和测试的资本开支意愿有望回升。考虑到先进封装在封装和测试行业中的重要性日益凸显，先进封装设备在封装和测试设备中的占比也有望进一步提升。
国产先进封装设备厂商持续迭代新产品。
北方华创作为中国半导体设备龙头厂商之一，在先进封装领域亦有诸多布局。目前公司的 UBM/RDL金属沉积设备、TSV 金属沉积设备、TSV 刻蚀设备、全新 DESCUM 设备已经正式投放市场或已经完成研发。
芯源微作为中国半导体涂胶显影设备龙头厂商之一，在先进封装领域亦有诸多布局。目前公司的单片湿法刻蚀设备、单片湿法去胶机、单片清洗机、涂胶显影设备已经正式投放市场。
盛美上海作为中国半导体清洗设备龙头厂商之一，在先进封装电镀设备和清洗设备领域亦有诸多布局。目前公司已经成功开发先进封装电镀设备、3D TSV 电镀设备。多款设备也处于研发和量产前期。
来源：中银证券-先进封装设备行业深度：先进封装趋势起，资本开支繁荣期助力设备（2023-12-13发布）
