缓慢但稳步前进。
台积电A14工艺性能与能效提升显著
在欧洲OIP论坛上，台积电展示了其计划于2028年推出的A14（1.4nm级，正面供电）制程工艺相较于前代N2（2nm级）的技术优势。数据显示，在相同功耗和复杂度下，A14可实现性能提升16%；在相同时钟频率和复杂度下，功耗降低27%。这一表现略优于此前公布的预期范围（性能提升10%-15%，功耗降低25%-30%），显示出该节点在性能方面的优化超出初始目标。
十年演进：从N7到A14能效提升达4.2倍
根据台积电提供的技术路线图，自2018年的N7节点至2028年的A14节点，跨越十年的技术迭代实现了在相同功耗下性能提升1.83倍、能效提升4.2倍的成果。尽管摩尔定律面临挑战，台积电仍通过持续优化维持技术进步节奏。每一代主要工艺节点平均带来约30%的功耗下降，而性能提升幅度为15%-18%，表明其技术发展方向更侧重于能效优化。
值得注意的是，该路线图仅列出主流节点，未包含N3B、N3P、N2P等中间升级版本，也未详述针对特定应用优化的N3X、N2X及A16等工艺，可能弱化了阶段性技术进展的实际价值。
智能EDA工具成PPA优化关键助力
除制程升级外，先进电子设计自动化（EDA）工具正成为提升芯片性能、功耗与面积（PPA）的重要手段。Cadence Cerebrus AI Studio 和 Synopsys DSO.ai 等AI驱动的自动化布局布线（APR）工具，利用强化学习技术探索更优设计方案，适用于多种工艺节点。
据资料显示，通过优化APR流程可节省5%的功耗，结合金属层方案优化还可额外提升2%的性能，整体功耗降低可达7%，接近一次工艺节点间升级所带来的节能效果。虽然实际收益因设计而异，但智能EDA工具在释放先进制程潜力方面的作用日益凸显。
来源：编译自tomshardware
*免责声明：本文由作者原创。文章内容系作者个人观点，转载仅为了传达一种不同的观点，不代表对该观点赞同或支持，如有异议，欢迎联系半导体行业观察。