“是说芯语”已陪伴您1707天
图1.ASMLEUVL组件。来源:ASML
图2.ASML的EUV光刻源组件的图形。来源:ASML
01
EUVL的技术方面
图3.锡液滴发生器的示意图(顶部)和照片(底部)。来源:ASML
图4.带内联补充的锡液滴发生器原理图。来源:Purvis等人。
图5.在不同工作压力下的液滴发生器的空间域示意图,以实现更高的EUV功率。来源:ASML
图6.液体锡材料的性质如何帮助液滴发生器的流程,针对数据驱动的EUV光刻技术的操作。
图7.图显示了在半导体制造过程中产生EUV光的双脉冲系统的(上)空间视图和(下)时间视图。来源:ASML
图8.带状FET的单元尺寸缩小趋势示例,其中单元宽度和单元高度缩小需要。来源:英特尔,Gstrein等人。
,至少占99%。在系统中,一个第三代英特尔酷睿处理器(四核),包含14.8亿个晶体管。如果有99%的良率,148万个晶体管将会有缺陷——目标是99.99996%的良率或6Sigma(6A)。良率必须非常好,良率取决于过程控制和缺陷。如果良率足够,制造EUV芯片的成本由生产率(吞吐量)决定。换句话说,更好的音高分辨率是必要的,但对于HVM来说还不够。
图9.除了EUV光刻胶外,使用定向自组装(DSA)如何改善系统和随机变异性的示例。来源:英特尔
图10.该图显示了随着EUVL制造中的数值孔径(NA)从低NA过渡到高NA甚至更高,如何需要新的光致抗蚀剂。来源:英特尔
对于校正,行业需求是:(a)对粗糙度和缺陷进行与节距无关的校正,以保留目标布局,如图所示图11,(b)新DSA分子与高气材料,具有高选择性干蚀刻和选择性渗透,(c)3-ton-A-B-C嵌段共聚物,(d)功能嵌段共聚物和刷子(光图案化、可交联等)。
图11.图中显示了DSA如何不保留目标布局,因此需要对粗糙度和缺陷进行与节距无关的校正。来源:英特尔
图12.近垂直入射多层反射镜收集的EUV概念示意图。来源::Versolanto
图13.NIST高次谐波源的光子能量输出谱及其在相关材料中几个原子核心能级跃迁的位置。
图14.位于NIST的HHG源及其所附仪器的照片
图16.使用组合反射测量和叠层描记技术对掺杂剂分布进行3D纳米级表征的示例。来源:Tanksalvala等人
图17.SURF在416MeV、380MeV、331MeV、284MeV、234MeV、183MeV、134MeV和78MeV处射的同步辐射光谱与3000K黑体和氘灯的比较。
图18.位于科罗拉多州博尔德市NIST的原子探针断层扫描(APT)(上)APT操作示意图(下)照片。来源:NIST
02
调查结果和建议
推荐阅读:
限时开放免费下载:2023中国IC独角兽企业研究报告
加入“中国IC独角兽联盟”,请点击进入
是说芯语转载,欢迎关注分享


