

一文详解FPGA异构计算芯片

智能计算芯世界

2025-11-16

来自“XPU：AI时代与异构计算（AI算力篇）”，本文已分享完毕，本异构计算芯片系列分CPU篇（一文详解AI时代与异构计算芯片）、GPU篇（一文详解AI时代与异构计算芯片）、FPGA篇（本篇）和ASIC篇（一文详解FPGA（TPU、DPU和NPU）异构计算芯片）四篇分享。

所有资料都已上传至“智能计算芯知识星球”星球异构计算技术专栏（搜索“异构计算”下载）。

FPGA即现场可编程门阵列，是在硅片上预先设计实现的具有可编程特性的集成电路，用户在使用过程中可以通过软件重新配置芯片内部的资源实现不同功能，因此具有优越的灵活性，能够满足不同场景的应用需求。

相比CPU，FPGA具备两大性能优势，一是优越的灵活性，二是低时延处理。FPGA 芯片类似于集成电路中的积木，用户可根据各自的需求和想法，将其拼搭成不同的功能、特性的电路结构，以满足不同场景的应用需求。

GPU在设计完成后无法改动硬件资源，而 FPGA 根据特定应用对硬件进行编程，更具灵活性。机器学习使用多条指令平行处理单一数据，FPGA 的定制化能力更能满足精确度较低、分散、非常规深度神经网络计算需求。

时延方面，CPU为了保证最大程度的通用性和复杂任务的处理，引入了指令集和对应的取指译码操作，而FPGA在设计时就相当于预先指定了指令，无需像CPU一样进行Fetch（取指）-Decode（译码），可以直接进入相当于CPU 的Excecute（执行）的环节。同时，FPGA 采用高并行架构，数十万个CLB 可以同步执行。现代CPU虽然有多个ALU（核心计算单元）以完成并行计算，但在并行度上仍然不如有数十万个CLB 的FPGA。

此外，对于现代CPU 为了提升并行度增加的模块，比如BranchPrediction（分支预测），Out-of orderExecution（乱序行），调度（Scheduler），FPGA 都不需要，因此FPGA完成指令所花费的时钟周期要远小于CPU。

在高并行计算中，FPGA的时延优势更突出。比如，在完成雷达波束赋形这一高并行算法时，使用XilinxVirtex7（FPGA）时延仅需3.3ms，而且时钟频率仅需125MHz，系统功耗仅为75W，而使用ARMA9（CPU）在667MHz的时钟频率下依然需要250ms才能完成，而且系统功耗高至1400W。

低延时与灵活性优势造就了FPGA 广阔的下游市场。东兴证券研报称，2022 年FPGA全球市场空间超80 亿美元，其中大部分需求来自于电信、工业、数据中心&AI、国防& 航空航天四大领域，2028 年将增长至接近200 亿美元，2022年~2028 年CAGR 超15%，由中国市场引领增长。

据Marketsandmarkets预计2028年规模约为45 亿美元，2022 年~2028 年复合增速18%，高于全球其他地区。

具体来看，FPGA 在数据中心&AI 的增长驱动力主要来自于低时延推理的需求。

FPGA 的高并行、低时延、低功耗的特性特别适合需要实时推理的场景。例如，YOLO是目前最重要的实时目标检测算法，使用赛灵思（Xilinx）的ZynqUltraScale+MPSoC（某个FPGA 方案），可以在约18ms 的时延完成YOLOv5（第五代YOLO 算法），而使用Zynq7100（另一种FPGA方案）则可实现压缩后的YOLOv7 模型（第七代YOLO算法），在30 帧率下实现小于33ms(15ms) 的低时延推理。

此外，FPGA 在数据中心常用于计算加速，比如云计算的加速实例、金融的高频/ 低时延的交易系统处理。FPGA 还广泛应用于数据中心的互联、存储控制系统。