更多精彩，请点击上方
蓝字关注我
前言：
RISC-V（发音为“risk-five”）是一种新的指令集架构（ISA），最初的设计目的是支持计算机架构的研究和教育，但随着近些年的发展，它已经成为工业实现中的一个标准化、免费且开放的架构。
RISC-V 指令集的一大优势是其可扩展性，用户可根据具体应用需求，选择合适的扩展指令集。
RISC-V国际基金会组织对于指令集spec的制定有自己的流程，Ratified为流程的End Point。
Ratified （已批准）：不允许进行任何更改。任何必要或希望进行的修改都必须通过后续的扩展来处理。已批准的扩展从不进行修改。
目前所有Ratified spec 分为ISA、Profile、Non-ISA Hardware、Software、Platform Enablement、Application Enablement六大类，共26个独立的文档，具体见下表
一 ISA
Unprivileged Architecture：RISC-V指令集非特权架构手册卷一，阐述非特权架构，包括基础整数/浮点/原子/向量指令、内存模型、压缩扩展（C/Zc*）等内容。
Privileged Architecture：RISC-V特权架构手册卷二，涵盖控制状态寄存器（CSR）、机器/监督级指令集、虚拟化、内存保护、中断处理等，并描述指针掩码等扩展功能。
二 Profiles
RISC-V Profiles: 说明RISC-V配置文件结构（如RVI20、RVA20、RVA22），明确ISA特性组合与命名规则，旨在标准化ISA选择、促进软件生态发展。
RVA23 Profile: 定义RVA23配置文件（RVA23U64/RVA23S64），通过规定强制与可选ISA扩展（如向量扩展V）提升硬件兼容性，详细列出本地化、开发、扩展和过渡类选项。
RVB23 Profile: 介绍RVB23系列应用处理器配置文件，包括用户模式（RVB23U64）和监督模式（RVB23S64）的强制ISA基础、扩展及推荐实践，为定制化64位处理器提供灵活指令集支持。
三 Non-ISA Hardware:
RISC-V Advanced Interrupt Architecture: 阐述RISC-V高级中断架构（AIA），支持消息信号中断（MSI）和有线中断，定义了平台级中断控制器（APLIC）和消息信号中断控制器（IMSIC），涉及虚拟机中断处理、优先级配置及IOMMU集成。
RISC-V IOMMU Architecture: 详细描述RISC-V IOMMU架构，涵盖设备上下文表、地址转换、故障处理、性能监控CSR及软件初始化指南，支持虚拟化与DMA隔离。
RISC-V Platform-Level Interrupt Controller: 规定RISC-V平台级中断控制器（PLIC）操作，包括中断优先级管理、使能/挂起位设置、目标上下文分发及中断确认/完成流程
RISC-V Server SOC: 定义RISC-V服务器SoC要求，包括时钟/定时器、中断控制器、IOMMU、PCIe子系统、可靠性（RAS）、服务质量（QoS）及安全特性。
四 Software:
Efficient Trace for RISC-V: 详细规范RISC-V高效跟踪（E-Trace）编码方案，包括指令跟踪、过滤、时间戳及解码器实现，并优化分支预测和异常处理逻辑。
RISC-V Capacity and Bandwidth QoS Register Interface: 规定RISC-V容量与带宽QoS寄存器接口，支持资源分配监控、IOMMU扩展及硬件/软件指南，优化多工作负载并发性能。
The RISC-V Debug: 详细描述RISC-V调试架构，涵盖调试模块、系统总线访问、触发机制等，支持寄存器读写、内存访问、单步执行等功能，并列出调试寄存器地址映射与版本兼容性变更
RISC-V N-Trace (Nexus-based Trace): 阐述基于Nexus的RISC-V N-Trace规范，涵盖消息格式、同步机制、地址压缩技术，兼容IEEE-5001标准，支持高性能指令流跟踪。
RISC-V RERI Architecture: 阐述RISC-V可靠性错误记录接口（RERI），通过内存映射寄存器报告错误严重性、代码、时间戳，增强系统可靠性与可维护性。
RISC-V Trace Connectors: 定义RISC-V调试追踪连接器硬件标准（如MIPI20/Mictor38），规范引脚用途、电压配置，支持并行/串行追踪及触发信号。
RISC-V Trace Control Interface: 该文档详细规定了RISC-V跟踪控制接口规范，涵盖跟踪编码器、汇聚器、接收器和ATB桥等组件的寄存器映射与控制机制，旨在为跟踪工具和跨设备互操作提供标准化接口
Unformatted Trace & Diagnostic Data Packet Encapsulation for RISC-V: 定义适用于RISC-V跟踪数据的通用封装格式，支持带源ID、时间戳的负载结构及空包同步机制，适配ATB等传输通道。
五 Platform Enablement:
RISC-V Boot and Runtime Services (BRS): 作为RISC-V启动与运行时服务规范，定义了系统软件在设备发现、OS启动、系统管理等方面的标准功能集，包括BRS-I（互操作）和BRS-B（定制化）两种解决方案及硬件/SBI/UEFI/ACPI/SMBIOS要求
RISC-V Functional Fixed Hardware: 定义RISC-V功能固定硬件（FFH）规范，补充ACPI对象描述符以支持低功耗空闲状态（LPI）和协作处理器性能控制（CPPC）等用例。
RISC-V IO Mapping Table: 规定RISC-V IO映射表（RIMT）格式，用于ACPI平台描述IOMMU与IO拓扑关系，涵盖IOMMU节点、PCIe根复合体节点及平台设备节点的结构与ID映射规则。
RISC-V Platform Management Interface (RPMI): 描述RISC-V平台管理接口（RPMI），通过共享内存传输和消息协议实现标准化管理功能，包含基础服务、系统MSI、性能监控等服务组。
RISC-V Semihosting: 规范RISC-V半主机接口，通过特定断点指令和寄存器参数调用宿主系统功能（如文件I/O），简化跨平台开发调试。
RISC-V Supervisor Binary Interface: 规范RISC-V监督二进制接口（SBI），定义监督模式软件与固件间的运行时服务接口，包括基础扩展、定时器、中断、系统重置、性能监控等扩展功能。:制定RISC-V UEFI协议规范，定义RISCV_EFI_BOOT_PROTOCOL以在启动时向操作系统传递硬件信息（如引导hart ID），兼容DT和ACPI配置方式。
RISC-V UEFI Protocol: 制定RISC-V UEFI协议规范，定义RISCV_EFI_BOOT_PROTOCOL以在启动时向操作系统传递硬件信息（如引导hart ID），兼容DT和ACPI配置方式。
六 Application Enablement:
RISC-V ABIs: 规定RISC-V应用二进制接口标准，包括寄存器约定、函数调用约定、ELF文件格式、动态链接、线程本地存储及DWARF调试格式，确保软件跨平台兼容性
RISC-V Vector C Intrinsic: 提供RISC-V向量C内联函数规范，包括数据类型、控制模型、伪函数定义及示例（如SAXPY、矩阵乘法），辅助编译器生成向量指令。
