2025年11月，台积电在IEEE电子元件与技术会议上公布里程碑式创新——集成于CoWoS®平台的直接硅片液冷技术，通过硅片内嵌微流道的革命性设计，突破传统散热“热障”，为高性能计算（HPC）与AI应用的千瓦级热设计功率（TDP）需求提供核心解决方案。
在CoWoS@平台上集成的直通硅液冷技术
近零热阻重构 技术核心与性能突破
该技术的核心创新在于绕开导热界面材料（TIM），通过熔融键合将含微流道的硅基冷却器贴合芯片背面，实现近零热阻传导。
在3.3倍光罩尺寸的CoWoS®-R封装（面积约3300mm²）演示中，冷却液流速40ml/s时结至环境热阻低至0.055°C/W，较传统方案提升15%，可支撑超2.6kWTDP、温差低于63°C的持续运行，逻辑芯片背面功率密度突破7W/mm²。
作为台积电3DFabric生态关键组成，其兼容1.6纳米制程与混合键合技术，可无缝集成于CoWoS®全系列变体，通过方柱、沟槽等微流道结构优化散热效率，解决了大尺寸中介层带来的热通量加剧问题。
(a) 传统 CoWoS® 封装，包含热界面材料（TIM1 和 TIM2）及盖板，盖板将硅芯片与冷却液隔开；多重界面增加了热阻，限制了冷板对热点热量的散出能力。(b) 集成式直硅液冷结构，硅芯片背面蚀刻有微柱阵列，盖板通过密封胶与封装连接；冷却液与硅芯片之间无间隔，可实现更高热流密度的散热
(a) 3.3 倍掩模版尺寸的 CoWoS®-R 热测试载体（TTV），集成了电阻温度探测器（RTD）和加热器。(b) 3.3 倍掩模版尺寸 CoWoS®-R 热测试载体（TTV）的示意图，密封胶位置以粉色标注。
硅集成微冷却器（IMC-Si）在 CoWoS® 平台上的集成工艺流程：(a) 首先在 SoC 芯片背面制作微柱阵列，并在阵列中涂覆保护膜，用于芯片 - 晶圆集成；(b)-(c) 传统 CoWoS® 工艺流程；(d) 在 SoC 芯片外围涂覆密封胶，用于盖板与封装的连接。
从数据中心到前沿科技的变革
这项技术的价值已超越单纯散热优化，在多领域引发连锁变革。对数据中心而言，其可使冷却基础设施需求减半，降低机架级功耗并兼容浸没式设计，推动绿色高效转型；在边缘AI与5G领域，紧凑的IMC-Si模块适配移动HPC场景，为自动驾驶、AR/VR等能效敏感型应用提供性能保障。
从行业维度看，去除TIM材料不仅降低芯片组装成本与变异率，更支持万亿晶体管类单片系统落地，与混合键合、CMOS2.0等技术协同，助力“超越摩尔”战略推进。目前，技术仍面临微流道量产、冷却液防腐等挑战，但台积电作为全球80%高端AI芯片赋能者，预计2027年前主导商业化进程。
免责声明：资料来源TRENDHUNTER，我司整理，我们尊重原创，信息真实性，也乐于分享。