在量子计算的发展进程中，实现大规模、高可靠性的量子处理器始终是科研人员追求的核心目标。传统的单片式量子计算架构受限于量子比特间的串扰、相干时间有限等问题，在规模化拓展上遭遇瓶颈。而模块化量子计算通过将多个小型量子模块利用量子纠缠进行连接，为突破这一困境提供了全新路径。
12月2日，荷兰代尔夫特理工大学、日本冲绳科学技术大学院大学、荷兰QuSoft、澳大利亚CSIRO、哈佛大学组成的研究团队在《npj Quantum Information》发表题为“Modular architectures and entanglement schemes for error-corrected distributed quantum computation”（用于纠错分布式量子计算的模块化架构和纠缠方案）的研究论文，Siddhant Singh和Fenglei Gu为论文共同第一作者，Siddhant Singh、David Elkouss和Johannes Borregaard为论文共同通讯作者。
本研究文聚焦于固态量子硬件，研究了完全分布式表面码的阈值和逻辑故障率。研究团队考虑了模块间基于发射和基于散射的纠缠方案，以将性能与物理硬件联系起来，并确定容错机制。研究团队比较了每个模块包含一个或两个数据量子比特的架构。对于某些纠缠方案，接近非分布式实现阈值（~0.4%）的阈值似乎是可行的，并且未来的参数将最大限度地缩小模块化量子处理器和单片量子处理器之间的性能差距。
研究背景：模块化量子计算的机遇与挑战
量子计算的核心优势在于其对复杂问题的并行处理能力，但这一能力的发挥高度依赖于大量量子比特的协同工作。然而，单片式量子处理器在扩展量子比特数量时，会面临诸多难以克服的问题：一方面，量子比特数量增多会导致系统噪声指数级上升，量子相干性难以维持；另一方面，芯片上量子比特的物理排布与布线会引发严重的串扰，破坏量子态的稳定性。
在此背景下，模块化量子计算架构应运而生。该架构将量子计算任务分散到多个独立的小型量子模块中，每个模块具备独立的控制与运算能力，模块之间则通过量子纠缠建立连接，实现信息交互与协同计算。这种“化整为零”的思路，不仅能有效降低单个模块的噪声水平，还能通过模块化拓展轻松实现量子比特数量的规模化增长。
尽管模块化架构优势显著，但实际落地仍面临两大核心难题：其一，如何实现模块间高保真、高速率的量子纠缠生成，这是模块协同工作的基础；其二，如何设计模块化架构，使其在满足容错要求的同时，适配现有及未来的硬件条件。此前研究已证实，分布式量子纠错码的性能与模块化程度、纠缠生成协议密切相关，但不同纠缠协议在实际硬件中的性能差异、硬件参数对系统容错阈值的影响等关键问题，仍处于探索阶段。此外，以金刚石或硅中的色心为代表的固态量子硬件，凭借高效的自旋-光子接口，成为构建全连接模块化量子计算机的理想选择，但其对应的模块化架构与纠缠方案尚未得到系统性研究。
理论方法：模块化架构设计与纠缠生成方案构建
（一）两种核心模块化架构
该研究针对固态量子硬件的特性，设计了两种模块化架构，分别为权重4（WT4）架构与权重3（WT3）架构。两种架构的基本模块均由1个通信量子比特（CQ）和若干内存量子比特构成，模块以方形晶格形式排布，通信量子比特通过光学链路与邻近模块建立纠缠。
图：WT4架构
在WT4架构中，每个模块仅包含1个数据量子比特，为实现拓扑非旋转环面码所需的四体稳定器测量，需在模块间生成4量子比特GHZ态。其量子纠错（QEC）周期分为4个序列，X和Z型稳定器测量各分为两个子轮次，形成棋盘式的测量时序。
图：WT3架构
WT3架构则是研究团队提出的创新架构，每个模块包含2个数据量子比特，此时仅需3量子比特GHZ态即可完成稳定器测量。该架构的模块以斜向方式排布在编码阵列上，每个稳定器仅跨越3个模块，但其QEC周期需8个序列，X和Z型稳定器测量各分为四个子轮次，QEC周期时长为WT4架构的两倍。
两种架构的设计均适配氮空位（NV）、硅空位（SiV）等色心量子硬件。这类硬件中，缺陷的电子自旋可通过光学手段寻址，并能与邻近核自旋形成偶极耦合，恰好契合模块内通信量子比特与内存量子比特的交互需求。
（二）三类GHZ态生成方案
稳定器测量是量子纠错的核心环节，而多量子比特GHZ态的生成则是稳定器测量的关键前提。研究团队提出了三类适用于模块化架构的GHZ态生成方案，分别为发射基（EM）方案、反射（RFL）方案与刻蚀（CAR）方案，其中后两类属于散射基方案。
图：EM方案
EM方案是传统的纠缠生成方案，其核心原理是通过融合多个贝尔对来构建GHZ态。该方案包含单点击与双点击两种协议，单点击协议通过模块内通信量子比特的受激辐射产生光子，两个模块的光子在分束器处干涉并经单光子探测实现贝尔对制备；双点击协议则通过二次光子发射与本地操作，提升贝尔对的保真度。但由于需要多次生成贝尔对并进行模块内两量子比特门操作，EM 方案存在显著的时间开销，且会对内存量子比特的相干性造成损耗。
图：RFL方案
散射基方案则利用自旋依赖的反射或透射机制，实现了更快的GHZ态生成。其中RFL方案以光子作为飞行辅助量子比特，使其依次与多个模块的通信量子比特发生相互作用，最终通过光子探测直接生成GHZ态，该过程等效于量子电路中的CNOT门操作与X基测量的组合。CAR方案则借助量子比特耦合的双侧腔或波导，利用自旋态对光子的反射/透射选择性，通过单光子散射概率性地雕刻出GHZ态，还可通过多次散射与量子比特非门操作提升态的保真度。与EM方案相比，散射基方案无需模块内两量子比特门操作，且纠缠生成速率大幅提升。
图：CAR方案
（三）硬件定制化噪声模型
为精准评估不同架构与纠缠方案的性能，研究团队摒弃了通用的电路级噪声模型，构建了硬件定制化噪声模型。该模型将模块化量子纠错性能与物理硬件参数直接关联，重点考量了量子比特相干时间、光子链路效率、自旋-光子接口质量等关键参数的影响，同时引入GHZ截止时间来平衡纠缠生成的同步性与量子态的相干性，GHZ截止时间限定了稳定器测量中GHZ态生成的最长时间，过短会导致综合征测量信息不足，过长则会因量子比特闲置引发更多退相干噪声。
实验方案及结果：参数模拟与性能评估
（一）实验参数设置
研究团队为各纠缠方案设定了两类参数集：近远期参数（NTP）基于现有实验演示水平，代表当前可实现的硬件能力；未来参数（FP）则通过提升关键参数指标，模拟未来硬件的性能。同时，针对量子比特的相干时间与操作时间，设置了三组参数（Set-1至Set-3），三组参数中相干时间与门操作时间的比值依次递增，Set-1为阈值存在的最低相干时间边界。
在性能评估中，研究采用加权增长版Union-Find解码器检测并纠正量子比特错误，通过二分法扫描tcut以获取最优的码阈值pth，同时明确了码阈值存在的基础条件：模块间纠缠成功概率
、GHZ态保真度高于99%。
（二）核心性能结果
1.码阈值对比
从码阈值数据来看，不同架构与纠缠方案的性能差异显著。在EM方案中，NTP参数下由于贝尔对生成成功概率仅为10-4，无法形成有效码阈值；即使在FP参数下，也仅在Set-3（最高相干时间）条件下，WT4架构（k=11个贝尔对）与WT3架构（k=7个贝尔对）分别实现了0.13%与0.09%的码阈值，整体性能远逊于散射基方案。
图：WT4架构码阈值
散射基方案则展现出更优的容错性能。在NTP参数下，RFL方案对所有相干时间参数集均支持码阈值，WT4架构Set-3条件下码阈值达0.32%，WT3架构Set-3条件下为0.33%；腔刻蚀（CAV-CAR）方案仅在最高相干时间下实现码阈值，而波导刻蚀（WG-CAR）方案性能相对较弱，WT4架构Set-3下仅为0.01%。
图：WT3架构码阈值
FP参数进一步提升了散射基方案的性能：RFL方案WT4架构码阈值饱和于0.35%，WT3架构Set-3下达0.35%；CAV-CAR方案表现最为突出，WT4架构Set-3下码阈值高达0.40%，已接近单片式架构约0.5%的容错阈值；WG-CAR方案则对相干时间高度敏感，Set-2与Set-3条件下码阈值快速提升至0.21%与0.35%。
2.架构与方案性能分析
对比两种架构，WT4与WT3架构均能实现具有竞争力的码阈值。当实验受模块数量限制时，WT3架构优势显著——其实现相同码距所需的模块数量仅为WT4架构的一半，但更长的QEC周期会导致误差传播风险增加，且数值模拟显示，WT4架构的逻辑错误率比WT3架构低约5%。
在纠缠方案的对比上，散射基方案全面优于EM方案，核心原因有二：一是EM方案需通过模块内两量子比特门融合贝尔对，引入额外噪声；二是散射基方案的GHZ态生成成功概率更高，可缩短tcut，减少内存量子比特的退相干损耗。研究团队还通过虚拟参数验证了EM方案的局限性：即使提升其贝尔对生成概率与保真度至RFL方案水平，其码阈值也仅从0.13%提升至0.16%并趋于饱和，根源在于融合过程的固有噪声。
3.亚阈值性能表现
图：亚阈值
亚阈值性能分析则揭示了不同方案的实际纠错能力。在NTP参数下，码距d=8是实现逻辑错误概率pl远低于物理错误概率p的最小尺寸，其中WT4架构RFL方案Set-3可实现收支平衡；在FP参数下，d=6即可实现更优的收支平衡性能，d=12时多数方案能实现
，且逻辑错误率会随码距增加呈指数级下降。同时，当物理错误概率降至10-5时，逻辑错误率会趋于饱和，这是由于系统存在硬件层面的残余噪声，无法通过量子纠错完全消除。
研究成果：关键结论与未来展望
（一）核心研究结论
该研究通过系统性的理论建模与数值模拟，为模块化容错量子计算的实现提供了多维度的关键成果。首先，明确了模块化架构的硬件参数边界——当通信量子比特的链路相干时间与链路操作时间比值
时，无法作为可靠的分布式模块化架构；而GHZ态生成成功概率
且保真度超99%，是实现码阈值的必要条件。其次，证实了散射基纠缠方案的优越性，其通过规避EM方案的融合噪声与时间开销，实现了更高效的GHZ态生成，且CAV-CAR方案在FP参数下可实现0.40%的高码阈值，大幅缩小了模块化与单片式架构的性能差距。最后，厘清了两种模块化架构的适用场景，WT4架构逻辑错误率更低，WT3架构则可有效减少模块数量，为不同实验条件下的架构选择提供了明确依据。
（二）未来研究方向
尽管该研究已取得突破性进展，但仍存在可拓展的方向。从量子纠错码层面，未来可探索更适配GHZ态非局域稳定器测量的量子码，如IBM提出的双变量自行车码等量子低密度奇偶校验码，以降低量子比特开销；从系统性能层面，可进一步模拟模块化架构下逻辑门与实际计算任务的执行性能，完善模块化量子计算的全链路评估体系；从硬件实践层面，可结合研究结论优化固态色心量子硬件的自旋-光子接口、光子链路效率等关键参数，推动理论方案的实验落地。
该研究不仅为模块化量子计算的架构设计与纠缠方案选择提供了科学指引，还搭建了理论模型与硬件参数之间的桥梁，为近远期固态量子硬件的研发指明了优化方向，加速了容错分布式量子计算的实用化进程。随着硬件技术的不断进步与理论方案的持续完善，模块化量子计算有望成为未来大规模量子计算的主流架构，解锁更多复杂的量子计算应用场景。
https://www.nature.com/articles/s41534-025-01146-2
