在摩尔定律逐渐趋缓的今天，芯片性能的每一次飞跃，都愈发依赖于设计方法、架构与工具的革新。我们深知，是奋战在设计和验证一线的开发者在持续推动着这场变革。
静态技术赋能的触角已经贯穿芯片设计、验证、综合后端以及时序分析整个流程。过去的一年，我们看到行业里的开发者进行了新的静态技术实践落地，也看到多die设计逐步成为HPC等算力芯片领域的共识，生成式AI技术正成为芯片设计降本增效的重要期待。我们相信广大芯片开发者渴望参与了解到新技术的演进。为此，我们诚挚地邀请您参加新思科技静态验证技术日活动，与同行一同探讨塑造芯片行业未来的静态技术与前沿趋势。
扫描上方二维码立即报名
活动亮点
洞察前沿：了解生成式AI技术在Static EDA工具的应用场景如何实际影响您的设计工作。
直面挑战：与同行共同探讨复杂异构系统CDC/RDC验证和约束SDC管理的思路。
结识同道：在纯粹的技术氛围中，与来自不同公司的优秀设计开发者建立连接。
活动日程
9:30-10:00
签到
10:00-10:05
欢迎致辞
谢剑 新思科技技术高级总监
10:05-10:45
VC SpyGlass IDC流程：精准识别寄存器优化，保障RTL设计意图
樊宇波 小米科技SoC芯片设计工程师
10:45-11:25
TCM SDC Lint和等价性检查助力RTL阶段SDC高效交付
葛优 广东小鹏汽车科技集团有限公司SoC中端经理
11:25-13:00
午餐
13:00-13:40
VC SpyGlass ML RCA & 分布式 CDC: 高效攻克违例，加速 CDC 检查流程
李浩洋 昆仑芯（北京）科技有限公司SoC芯片设计工程师
13:40-14:20
RTL仿真注入亚稳态提早发现设计里的CDC风险
乔熠晖 无锡众星微系统技术有限公司资深数字设计工程师
14:20-14:50
VC SpyGlass RDC在网络芯片的落地与应用
钱盛亚 云豹智能芯片设计工程师
14:50-15:15
茶歇
15:15-16:00
VC SpyGlass在Synopsys IP 开发早期阶段为RTL设计质量保驾护航
喻建军 新思科技IP事业部数字设计高级经理
16:00-16:45
基于大语言模型的VC SpyGlass Lint Advisor流程与应用
罗木江 新思科技主任应用工程师
16:45-17:00
Survey and Networking
参会信息
（一）报名方式
扫描上方二维码立即报名
（二）活动时间
2025年11月27日（星期四），上午9:30 - 下午 17:00
（三）活动地点
新思科技上海办公室（上海市杨浦区惠民路387号光大安石中心T1裙楼）
* 本研讨会为邀请制。请务必使用公司邮箱报名。
* 本研讨会为免费活动，但由于场地有限，我们将按照报名顺序确定参会人员名单。若报名额满新思科技将提前关闭报名。请您尽快报名，以免错过此次难得的技术盛宴。
欢迎大家关注新思科技服务号，解锁更多资讯和福利!
