关注 ▲射频美学 ▲ ，一起学习成长
这是射频美学的第 1995 期分享。
来源 | 整编；
微圈 | 进微信群,加微信: RFtogether521 ；
备注 | 昵称+地域+产品及岗位方向 （如大魔王+上海+芯片射频工程师）；
定位 | 学手机射频，上射频美学；
宗旨 | 看见即自由。
ESD = Electro Static Discharge；
EUT = Equipment under test；
EMC = Electro-Magnetic Compatibility = EMI+EMS；
EMI=Electronic-Magnetic Interference =Conducted Emissions (AC/DC)+Radiated Emission）+（Harmonics/Flicker）谐波电流测试；
EMS=Electronic-Magnetic Susceptibility=辐射（Radiated Immunity）+（RF Conduct Immunity）+静电放电（ESD)+电快速瞬变脉冲（BURST)+浪涌（Surge)+电压变化、突降/中断（Voltage dips and interruptions）+…
EOS=Electrical Overstress (EOS) ,指所有的过度电性应力。超过其最大指定极限后，器件功能会减弱或损坏。Esd是造成Eos的原因之一，但是不一定造成EOS，很多其他的原因也造成Eos。
国际电工委员会/IEC:InternationalElectro technical Commission,is the international standards and conformity assessment body for all fields of electro technology.
耦合板=coupling plane, 一块金属片或金属板,对其放电用来模拟对EUT附近的物体放电，做间接放电实验。个人感觉这个板还有作为EUT的参考地的作用，所以做ESD实验的时候，EUT要求放在水平耦合板的板边0.1米以内,如果EUT过大,需要增加耦合板.
保护目标：ESD容易发生问题的元件或模块，需要提供ESD保护措施。比如主ic,memeory,flash,etc.。
1)静电放电发生器，下图是某两种设备。一般打接触放电的用尖头，空气放电用圆头。
2)台式设备
试验配置:
•一个放在接地参考平面上的0.8m高的木桌；
•放在桌面上的水平耦合板(HCP)面积为1.6m *0.8m；
•垂直耦合板(VCP)面积为0.5m*0.5m；
•一个厚0.5mm厚的绝缘垫,将EUT电缆与HCP隔离；
•接地参考平面,应是一种最小厚度为0.25mm的铜或铝的金属薄板,其它金属材料虽可使用,但它们至少有0.65mm的厚度.接地参考平面的最小尺寸为1平米.实际的尺寸取决于EUT的尺寸,而且每边至少应伸出EUT或耦合板之外0.5m,并将它与保护地系统相连；
•耦合板:应采用和接地参考平面相同的金属和厚度,而且经过每端分别设置470KΩ 的电阻与接地参考平面连接。
GBT 17626.2 -2006: 中国国家标准，整机ESD测试；
IEC60001-4-2 :2001: IEC标准，整机ESD测试;
JEDEC JESD22-A114-B: 美国美国电子工业联合会标准,人体模型条件下电子元件的的静电放电敏感度试验；
ESDA ESDSTM5.1：美国静电放电协会标准,人体模型条件下电子元件的的静电放电敏感度试验；
器件ESD测试标准，目前此类的标准划分了整机和元器件两个级别，前者通常列为EMC测试的一种，主要用于测试产品在使用和维修当中耐受静电放电的能力，典型的标准时IEC61000-4-2；后者主要用于测试元器件耐受静电的能力，划分为HBM（human-body model人体模型）、MM（machine model机器模型）和CDM（charged device model带电器件模型）三种模型，标准规定测试电路和方法。典型的标准MIL883、ESDSTM5.1、ESDSTM5.2、ESDSTM5.3.1、JESDD22-114等。主要的标准组织包括美*标（MIL）、美国静电放电协会（ESDA）、国际电工委员会（IEC）美国电子工业联合会（EIA/JEDEC）、汽车电子工业协会（AEC）和国际电子工程师组织（IEEE）等。早期的标准在上世纪六七十年代就已形成，主要的标准基本一致，2000年后无太大变化，目前新标准的发展以ESDA的居多。
一般一个端子>=10次单次放电, 每次放电的时间间隔>=1秒。
能接触到的端子打接触放电;不能直接接触的端子,比如按键,打空气静电;但是有些厂家也要求接触到的端子也打空气放电。
各厂家要求的放电等级不同,国标ESD等级参考下一页的图表;接触放电一般的要求系统能够自动恢复的电压值：海尔/Skyworth : 8kv; Hisense / TCL :6kv; Konka/Xoceco:4kv;Changhong内销好象不打。
ESD现象在日常生活中经常发生, 售后反馈里也有不少ESD的质量问题，所以开发人员要搞好ESD，提升产品可靠性。如果产品ESD特性不好，问题反馈不断，一定不是大家所希望的。
一）ESD设计一般的三个方向:降低减弱ESD放电对保护目标的冲击强度;增加保护目标ESD免疫力(Robust); Software看门狗/reset。
怎样降低减弱ESD放电对保护目标的冲击强度？
一般是割地/串电阻磁珠/加esd器件/对地并电容/减短目标器件的pin脚引线；
怎样增加保护目标的抗ESD强度(Robust)？
一般是增加目标的参考地的完整性/减小供电电源的高频电流环路的面积/降低输入端子子对参考地的高频输入阻抗/IC设计时在内部集成esd/外加接地屏蔽罩；
怎样加看门狗/reset？
软件看门狗，就是主循环死掉就reset；加状态检测是看寄存器/io口状态对不对，不对就reset。
二) ESD对保护目标的冲击一般有三个途径:地的传导，信号线+电源线+I/O线上的传输，空间的辐射。都控制好了，就可从冲击路径上解决ESD问题。
三）电子产品的结构工程师、软硬件工程师在设计初始就能互相配合, 让结构&SCHPCB&软件在设计前就考虑到了ESD，使产品能顺利通过ESD试验，让市场反馈无ESD问题,就算是成功的ESD设计了。具体的一些设计办法：
1)结构的ESD设计.
必须打ESD的结构件离主IC不要太接近；对LCD, 信号板上要有一定数量的接地螺丝孔通到LCD铁板上，电源板离信号板不能太远;
2)软件ESD设计.
把不用的IO口接地;加看门狗;增加对保护目标的状态位的检测;注意写保护的控制正确；
3)硬件ESD设计.
1] 尽量保证主ic的每个电源脚就近有个瓷片去藕电容，大小一般为100n,当然如果两个电源脚电压相同,性质相接近,可以考虑两个脚共用一个电容,可以节省空间 ;
在Layout的方法上, 建议电源脚附近的去藕电容要尽量靠近主ic;如果有可能，电源的走线是先经过电容，后到主ic的电源脚, 这种layout方法不仅对esd有效，对emi的特性也有非常有效;
如果电源脚的临近的pin是该电源的地,去藕电容放在top层,那么请尽量在top层就近把该电容的地连到ic的接地pin。这样的走法可以减少环路面积,让所包含的场流量减小，其感应电流减小。
此图为Layout放置电容的一个例子。
3] 尽量保证主ic的每个adc脚、ir脚附近有个下地的电容，大小从10p-100n，具体的值视信号而定。
4 ] 视频端子输入的信号线上尽量预留bav99/压敏电阻,串接电阻, 或其他的esd器件。
5 ] 若有vga的在线升级设计，RX、TX 上可以分别串接100R电阻和分别增加bav99(或压敏电阻)来增强esd特性。
6 ] e2prom的I2C上可以分别串接100R电阻和增加bav99或电容来增强e2prom的抗esd特性。
7]i/o脚、信号脚串接的防静电限流电阻要放在ic附近，大概在4 排或5 排以内都会有很好的效果。这种layout方法可以有效的抑制辐射过来冲击电流，对esd、打火都有效，对emi也有一定的好处。
8]视频信号的bav99或其他esd器件要靠近插座。
9] flash和spi信号上的排阻都要靠近主ic。这种layout方法对esd、emi和图像干扰都有好处，也是改善flash丢程序问题的有效措施之一。
10]静电电流通向电源模块的地要足够大和宽，通道要直接和通畅。一般要保证>=3mm，而且越宽越好。
11] 合理的割地，但是割地一般是和EMI等特性矛盾的，所以割地要合理，一般要在割开的缝隙之间留个可以焊回去的option。
-
知识星球： -
学手机射频，上射频美学。 -
-
——END—— 
声明： 欢迎转发本号原创内容，转载和摘编需经本号授权并标注原作者和信息来源为射频美学。 本公众号目前传播内容为本公众号原创、网络转载、其他公众号转载、累积文章等，相关内容仅供参考及学习交流使用。由于部分文字、图片等来源于互联网，无法核实真实出处，如涉及相关争议，请跟我们联系，我们致力于保护作者知识产权或作品版权，本公众号所载内容的知识产权或作品版权归原作者所。
-
更多好文请关注公众号
-
↓↓ -
-