当交换芯片带宽迈向200 Tb/s，光模块与ASIC的物理距离每增加几厘米，电接口、均衡电路及激光器的功耗便会显著攀升。
随着AI集群GPU数量与芯片I/O带宽的持续增长，以GB200 NVL72为例，单机架集成72颗GPU、18颗NVSwitch及5184根铜缆。尽管单颗GPU的NVLink I/O高达7.2 Tb/s，且铜缆在短距离互连中具备成本与可靠性优势，但其物理长度限制（约0.2至1米）导致交换与汇聚功能被压缩在狭小空间内，进而推高功耗密度。为此，光学引擎正逐步从板卡边缘向封装内部乃至硅中介层迁移。
铜缆瓶颈：受限于距离与密度而非失效
机架内铜缆虽适用于短距离高可靠连接，但其局限在于规模化后的信号传输挑战。随着电信号需穿越更长的PCB走线、连接器及封装边界，系统为维持高速域连接，不得不增加汇聚层与线缆数量，导致热量在交换与接口附近高度集中。
NVL72架构中5184根铜缆与18颗NVSwitch的高密度布局，直观展示了这一压力。延长互连距离并非简单替换长线，电通道损耗的增加迫使驱动、均衡和纠错机制加码，使得接口功耗成为首要物理约束。
- 72颗GPU：每颗NVLink I/O达7.2 Tb/s
- 18颗NVSwitch：负责机架内高速互连
- 5184根铜缆：单根长度约0.2至1米
图1｜72颗GPU和5184根铜缆已能组成高带宽机架；铜缆的可达距离仍在限制更大的scale-up域。
CPO技术：缩短电链路以降低能耗
传统可插拔光模块位于板卡前面板，ASIC至光学引擎间需经过长距离电连接。共封装光学（CPO）将光学引擎移至封装附近，把电链路缩短为有机多芯片封装上的短距离连接。这种短链路降低了发送端对驱动和均衡强度的需求，同时提升了接口密度。
公开数据显示，电链路距离的变化显著影响能耗等级：
- 可插拔光学：超过0.5米的112 Gb/s电通道，能耗为4.5至6.5 pJ/b
- CPO：约50毫米的112 Gb/s短距离接口，能耗降至0.9至1.7 pJ/b
图2｜把电通道从板级长距离缩到封装内约50毫米，是CPO降低接口能耗和提高带宽密度的起点。
2.5D光学：突破硅片边缘带宽限制
CPO仍需通过有机基板连接ASIC与光学引擎，而Optics on Interposer（OOI）技术则将光学引擎置于硅中介层上，利用更密集的走线实现低速、宽并行的接口形式。
- 单通道速率：约25至50 Gb/s
- 电接口距离：约1至2毫米
- 公开接口能耗：0.2至0.4 pJ/b，并提出超过10 Tb/s/mm的密度路径
“低速、宽并行”策略旨在通过增加并行通道和波长数量，将每条电通道的速率维持在较低水平，从而规避高速电通道在驱动、均衡和时钟恢复方面的高能耗难题。硅中介层的密集布线能力，使得高总带宽无需全部拥挤在ASIC有限的边缘区域。
图3｜2.5D光学把光学引擎放上硅中介层，目标是同时缓解接口能耗和ASIC边缘的带宽出口。
技术挑战：调制、接收与热调谐平衡
将数据率拆分至多条波长并不自动等同于省电。微环调制器在提高带宽时会导致谐振器Q值下降及调制损耗上升，接收端跨阻放大器也面临电阻与晶体管热噪声挑战。分析显示，在维持信噪比前提下，数据率翻倍需增加约4.5 dB激光功率；而从100 Gb/s NRZ降至25 Gb/s NRZ，则在相同激光能耗/bit下可获得超过4 dB的链路余量。
并行波长路线的难点在于每条链路需同时满足调制深度、接收灵敏度、激光预算和温漂补偿。NVIDIA Research展示的测试芯片采用7nm电子芯片与65nm硅光芯片3D混合集成，以8条32 Gb/s数据波长加1条时钟波长运行，全链路总能效报告为2.51至2.59 pJ/b（含激光、热调谐、收发器和时钟电路）。
图4｜8条32 Gb/s数据波长加1条时钟波长的全链路测试，报告总能效为2.51至2.59 pJ/b。
功耗对比：200 Tb/s交换机示例分析
以下基于假设的200 Tb/s交换机拆解三种I/O方案的功耗差异（数值为行业通用示意，非特定产品实测）：
- 可插拔光学 + 长距离板级电接口：总I/O功耗4000 W
- CPO：总I/O功耗1200 W
- 2.5D光学：总I/O功耗600 W
功耗的大幅下降不仅源于激光器，更得益于电接口能耗的显著降低：长电接口从4 pJ/b降至CPO的1 pJ/b，再到2.5D的0.25 pJ/b。这表明光学集成是对电—光接口整套能量体系的重构，而非单一模块的替换。
图5｜在该200 Tb/s通用示例中，总I/O功耗从4000 W降至1200 W，再降至600 W；它描述的是集成层级的能耗差异，不是产品实测承诺。
结语：光学近芯片化是系统扩展关键
CPO与2.5D光学的核心价值并非单纯替代铜缆，而是解决带宽增长背景下长电通道、ASIC边缘、封装布线及散热同时受限的空间矛盾。铜缆在短距离内仍具高可靠性优势，而光学集成的未来取决于调制器、接收器、激光器、热调谐及先进封装能否协同降低每比特能耗，从而支撑更大规模AI系统的构建。
