过去几十年，硅基CMOS（互补金属氧化物半导体）技术构建了现代计算世界。
从手机处理器到服务器芯片，几乎所有数字电子系统都依赖CMOS架构：通过n型（电子型）晶体管和p型（空穴型）晶体管的互补工作，实现高效率、低功耗的逻辑运算。
但随着AI、高频通信以及高功率电子系统的发展，计算基础设施正在面临新的压力。当芯片功率不断提升，数据中心、机器人和新能源系统都需要更高效、更紧凑的电力管理方案。传统硅材料在部分高频、高压场景下面临限制，氮化镓（GaN）正成为被关注的新一代半导体材料。
与硅相比，GaN的优势体现在具有更高的击穿电场、更快的电子迁移速度以及更好的高温性能。
目前，GaN器件已广泛用于手机快充，并正向新能源汽车、数据中心电源等领域拓展。但如果想让GaN成为一种完整的半导体平台，它还需要解决一个长期存在的问题：如何构建自己的CMOS体系。
CMOS中的“互补”，意味着n沟道晶体管和p沟道晶体管必须同时存在，并且性能相互匹配。然而，在GaN材料体系中，n型器件的发展已经相对成熟，而p型掺杂是领域内的长期难题。
过去几十年，研究人员尝试过高浓度镁元素掺杂、共掺杂等多种方式，希望获得高性能p型GaN，但始终未能从根本上解决该问题。
对于GaN来说，缺少高性能p型器件，意味着它难以像硅一样构建完整的逻辑电路。如何让GaN同时拥有高性能n管和p管，成为推动GaN CMOS发展的关键。
图丨魏进（左）与研究团队成员（来源：受访者）
近日，北京大学魏进研究员和沈波教授团队提出了一种新的解决方案。研究人员利用材料内部的极化特性，在同一外延结构中同时实现p型和n型极化掺杂，并成功制备出基于极化掺杂的GaN CMOS器件。
这项研究的核心，并不是简单提升某一种晶体管的性能，而是重新设计GaN材料结构，让它具备构建互补逻辑电路的可能。
更值得关注的是，该研究实现了首个GaN基六晶体管静态随机存取存储器（6T-SRAM）。其读裕度为1.23 V、写裕度为1.48 V，存储单元功能稳定，这意味着氮化镓智能功率平台开始补全存储这一环。
图丨相关论文（来源：Science Advances）
从应用方向来看，GaN CMOS并不是为了替代硅数字逻辑，而是有望在高温、高压、高频等特殊环境中发挥优势。未来，GaN CMOS可能应用于AI数据中心、机器人以及极端环境电子设备等领域。
对于AI数据中心而言，电力供给正在成为基础设施的重要挑战。GaN技术一方面可以提升电力管理效率，另一方面能够缩小电力系统体积，这对于高密度计算环境尤为重要。
从极化效应出发
GaN如何同时获得n管和p管？
在GaN器件中，极化效应一直是区别于传统硅材料的重要优势。
传统的n型GaN器件通常利用AlGaN/GaN异质结构实现极化掺杂：在GaN沟道上方生长AlGaN（铝镓氮）层，由于两种材料之间存在极化强度差，会产生正极化电荷，从而引入电子，形成高性能n型沟道。
但长期以来，这种方法主要用于n型器件。如何利用类似机制实现p型沟道，是GaN CMOS发展的核心挑战。
此前，国际上有团队尝试倒置材料结构，通过形成GaN/AlGaN异质结，引入负极化电荷，实现p型极化掺杂。但这种方式只能改变局部区域的极化方向，无法在同一外延结构中同时提供n型和p型沟道。
图丨异质结与互补逻辑集成策略（来源：Science Advances）
魏进团队最初也尝试过另一种方案。他们希望在AlGaN/GaN结构上方继续生长GaN，形成GaN/AlGaN/GaN结构。但研究人员通过探索发现，GaN/AlGaN界面的负极化电荷会与AlGaN/GaN界面的正极化电荷相互抵消，无法形成有效的p型极化掺杂。
就在研究进展“卡壳”之际，团队成员提出可尝试引入InGaN（铟镓氮）层。团队进一步设计了InGaN/GaN/AlGaN/GaN结构。由于InGaN与GaN之间能够形成额外的负极化电荷，使整个结构中的净负极化电荷超过净正极化电荷，因此可以实现p型极化掺杂，并制备出高性能p沟道晶体管。
与此同时，在n沟道区域，只需要将上方的InGaN和GaN刻蚀去除，保留AlGaN/GaN结构，就可以恢复原有的n型极化掺杂。
魏进告诉信睿科技评论：“这一结构设计的巧妙之处在于，同一层InGaN承担了不同角色：在p沟道晶体管中，它帮助形成p型极化掺杂；在n沟道晶体管中，它又可以作为p型栅层使用。”
当然，这种设计也面临一个关键问题：增强p管性能是否会牺牲n管性能？
传统n沟道晶体管通常采用p型GaN作为栅极。当团队加入p型InGaN后，曾担心InGaN/GaN之间的能带结构差异会阻碍载流子垂直方向运动，从而影响n沟道器件性能。
但计算结果显示，尽管InGaN/GaN之间存在明显的极化强度差，但两种材料之间的能带不匹配非常小，不会明显影响载流子的垂直传输。因此，这一结构既能发挥p沟道极化掺杂的优势，也不会明显影响n沟道器件性能。
除了结构设计，材料生长也是一个重要的挑战。虽然p沟道采用极化掺杂方式，但器件欧姆接触区域仍需要高浓度镁元素掺杂，以降低接触电阻。团队借鉴发光二极管（LED）中的表面掺杂方法，实现了较好的p型欧姆接触。
最终，团队在单一芯片上同时实现了基于极化掺杂的p沟道晶体管和n沟道晶体管，并进一步实现了高性能GaN CMOS电路：反相器电压增益达到154.1 V/V（伏每伏，即154.1倍），环形振荡器单级延迟低至10.4纳秒（ns），刷新了此前GaN CMOS器件的相关指标纪录。
从充电器到AI数据中心
仍需跨过工程化门槛
尽管GaN CMOS已经展现出基本逻辑运算能力，但需要了解的是，它距离真正进入产业应用，仍需要解决一系列问题，例如器件尺寸、可靠性和制造工艺等。
目前，全球GaN CMOS研究仍处于早期阶段，大多数研究基于实验室工艺条件，线宽普遍在2微米（μm）左右。
魏进认为，如果未来能够将线宽进一步缩小到业界主流的100纳米（nm）以下，器件速度还可以继续提升。基于现有技术，通过尺寸微缩，有望将传输延迟时间降低到1ns以下，从而满足功率管理电路的应用需求。
图丨III族氮化物互补逻辑电路（来源：Science Advances）
过去几年，GaN功率器件产业发展迅速，相关产品已广泛进入了消费电子快充，并逐步拓展至数据中心电源等应用领域，高耐压GaN器件也在持续发展。然而，目前GaN功率器件仍主要由外置硅芯片进行驱动与控制，在系统集成度、体积和寄生参数方面存在局限。由于GaN芯片和硅基芯片之间存在寄生电感，系统工作频率的进一步提升也受到限制。
GaN CMOS的实现，则有望让功率器件和控制电路集成在同一GaN芯片中，实现电源系统的单芯片集成，从而进一步发挥GaN材料的高频优势。
魏进指出，未来，高性能GaN CMOS技术有望提高GaN电源管理电路的工作频率并进一步缩小系统体积，充电器甚至可能集成到充电线内部。不过，在产业化之前，GaN CMOS仍需要解决工艺均匀性、可靠性等工程问题。
下一阶段，研究团队计划通过与企业伙伴合作，共同推进GaN CMOS技术工程化，同时探索将GaN电源芯片与硅计算芯片进行三维封装，为缓解计算芯片面临的“功率墙”问题提供新的解决思路。
从材料极化到互补逻辑，GaN CMOS正在尝试完成一次重要转变：让一种以功率器件见长的宽禁带半导体，逐渐具备构建完整电子系统的能力。
参考资料：
1.Yuet al., Monolithically integrating polarization-doped InGaN p-FET and GaN n-FET for complementary logic circuitry, Science Advances，12, eaec4563(2026).