氮化硅（SiN，Si₃N₄）是微纳加工领域用途极广的介质薄膜，不管是半导体CMOS制程，还是高校课题组的MEMS传感器、微流控芯片、氮化硅光波导、透射电镜氮化硅窗口膜，都能看到它的身影。
同样一层氮化硅薄膜，既可以拿来做硬掩膜Hard mask、侧壁Spacer、应力调制层、牺牲层，也可以作为刻蚀停止层，不同的应用场景，对刻蚀形貌、选择比、侧壁粗糙度的要求完全不一样。
很多科研小伙伴在做SiN等离子刻蚀（SiN Plasma Etch）时经常踩坑：刻不动、侧壁倾斜、对下层氧化硅/硅选择比不足、出现残余聚合物。想要把氮化硅刻蚀做好，首先要读懂刻蚀背后的机理。
一、氮化硅等离子刻蚀核心机理
氮化硅干法刻蚀主流采用含氟碳气体，常见CF₄、CHF₃，部分工艺会用到SF₆，在等离子体中裂解产生F自由基，F与Si结合生成挥发性SiF₄气体，实现氮化硅去除，化学刻蚀在整个过程占据主导地位，物理轰击起到辅助作用。
刻蚀过程会产生H₂、N₂、CN自由基等气态副产物；在实际机台工艺监控中，可以通过OES光谱捕捉CN信号，用来判断刻蚀终点EPD，判断氮化硅是否刻穿，这也是量产机台非常经典的监控手段。
小知识点：C/F碳氟比是气体配方的核心。碳元素占比越高，等离子体内越容易生成聚合物，聚合物会保护侧壁，提升刻蚀选择比；O₂气体主要用来消耗多余聚合物，调控刻蚀形貌；Ar气体用来增强物理轰击效果。氮化硅刻蚀气体体系和氧化硅体系高度接近，但工艺窗口、选择比调试逻辑有明显区别。
二、两大氮化硅刻蚀技术路线
- 碳氟气体体系（CF₄/CHF₃为主，科研与产线主流）
这是实验室RIE、ICP刻蚀最常用路线，搭配O₂、Ar调节形貌与选择比。工艺分为ME主刻蚀（Main Etch）与OE过刻蚀（Over‑Etch）两步。
-
ME主刻蚀：主要完成绝大部分氮化硅厚度去除，兼顾刻蚀速率与侧壁形貌； -
OE过刻蚀：保证氮化硅完全刻穿，消除片内厚度不均匀带来的欠刻蚀，同时尽量降低对下层基底的损伤，过刻蚀比例是工艺调试的关键参数。
- SF₆气体体系（非主流路线）
SF₆可以产生大量F自由基，刻蚀速率快，但聚合物少，各向同性更强，更多用于特定释放工艺，普通图形化刻蚀很少选用。
现实实验场景提醒：氮化硅和氧化硅经常堆叠在一起，很多ICP/RIE机台可以设置多段step，同一台设备先后完成氧化硅、氮化硅刻蚀，不用换腔室。但一定要注意两层薄膜的刻蚀选择比，避免刻SiN的时候把下层氧化硅大量消耗。
三、科研实验中氮化硅刻蚀常见痛点
✅ 想要陡直侧壁：适度控制碳氟聚合物，O₂流量不能过大；
✅ 需要高选择比：提高C/F比例，增加聚合物沉积，牺牲一部分刻蚀速率； ✅ 薄膜厚度不均匀：必须预留足够OE过刻蚀时间，防止局部区域氮化硅残留；
⚠️ 坑点：光刻胶掩膜耐受有限，厚氮化硅刻蚀，优先考虑金属硬掩膜，避免光刻胶被等离子消耗殆尽，图形失效。
氮化硅刻蚀，不是简单跑一组参数就万事大吉。薄膜本身（LPCVD/PECVD氮化硅，富硅/化学计量比）的差异，会直接改变刻蚀速率，同样一套recipe，换一批氮化硅样品，结果就可能发生变化。
四、氮化硅刻蚀适合哪些科研场景
-
MEMS器件：压力传感器、悬臂梁、氮化硅悬空膜结构释放； -
硅基光子学：氮化硅光波导、微环谐振器图形化； -
微流控芯片：氮化硅窗口、流体通道刻蚀； -
TEM电镜氮化硅窗口制备； -
半导体工艺模拟、硬掩膜图形转移。
补充：除了干法等离子刻蚀，氮化硅也可以热磷酸湿法刻蚀，但湿法是各向同性，无法得到陡直侧壁，精细图形几乎都优先选用Plasma干法刻蚀。
写在最后
氮化硅等离子刻蚀，看着只是简单的RIE/ICP步骤，实则气体配比、功率、压力、ME/OE时间配比互相牵制。产线有成熟的工艺数据库，而科研实验室更多需要结合自己的机台条件做梯度试验标定刻蚀速率、终点条件。
工艺的成功，一半靠刻蚀机台Recipe调试，另一半离不开前期光刻、衬底、掩膜材料的稳定。做微纳实验，稳定可复现的耗材，能够帮科研人少走很多弯路。