AD9361是ADI第二代RF Agile Transceiver™系列捷变收发芯片，专为 3G 和 4G 基站应用而设计。
它采用直接变频收发架构，单芯片实现射频信号接收、下变频、数字化、基带预处理与数字信号上变频、射频发射全流程功能。
AD9361芯片简介
（图源：芯片规格书）
从下面的框图可以看出，AD9361中包含集成12位DAC和ADC的RF 2X2收发器、锁相环以及控制模块等。
AD9361芯片功能框图
（图源：芯片规格书）
收发芯片的变频功能离不开频率相关的功能模块，而AD9361频率合成体系的核心，正是PFD鉴相模块，也是保障本振频率精准、信号纯净的关键单元。
下面来分析PFD功能模块的核心原理与作用。
PFD（Phase Frequency Detector，鉴相鉴频器）是小数N分频PLL频率合成器的核心单元。
其核心作用是检测频率/相位偏差，实现精准锁相，承接参考时钟与反馈时钟信号，是实现射频本振（LO）高精度、高稳定输出的核心枢纽，直接决定芯片射频信号的相位精度与频率稳定性。
PFD电路原理图及输入输出波形图
（图源：网络）
PFD的工作流程极简拆解：
首先，PFD 接收两路输入：一路为稳定的参考时钟，一路为 VCO 分频后的反馈时钟。
PFD实时对比两路信号的频率与相位，精准输出偏差控制信号，最后配合电荷泵与环路滤波器修正 VCO 输出，闭环校正频率与相位，这样就能实现本振信号高精度、零失锁稳定输出。
接下来，我们来看看AD9361鉴频器PFD。
常规锁相结构仅能检测相位偏差，存在捕获范围小、锁相慢的问题。而 AD9361 的 PFD 支持鉴频+鉴相双模式工作，大幅提升环路锁定性能。
AD9361中PLL的电路图
（图源：IPBrain平台）
上图为PLL的电路图，其中红框为PFD，其电路图如下所示。
AD9361中PFD的电路图
（图源：IPBrain平台）
PFD的核心优势可以总结为：频差较大时，PFD 优先完成频率捕获，快速拉近工作频率；频率接近锁定后，精细化修正相位误差，兼顾锁定速度与锁定精度。
同时支持环路参数可编程配置，可灵活适配窄带低杂散、宽带快切换等不同应用场景。
AD9361中PFD的图像
（图源：IPBrain平台）
AD9361 的核心竞争力，不仅在于高集成的一体化射频架构，更源于以 PFD 模块为核心的高精度锁相系统，让设备在复杂电磁环境下仍能保持信号纯净、工作稳定。
更多精彩内容
可以关注我们的视频号获取