AI in EDA · 论文解析
NeurIPS 2026 论文 BTTF：把 10GB 仿真数据压成两张表，让智能体真正读出根因
导 读
74.6% 的研究在写 RTL
几乎没人在修波形
基础设施阻抗 · 两张表的解法 · 95.33% 之后
验证吃掉了芯片开发周期 70% 以上的时间。这是行业里被引用得最多、也最容易被跳过的一个数字——因为它意味着，即使设计能力突飞猛进，只要验证还在原地，整个交付节奏就仍然被卡住。
过去两年，大模型确实进了 EDA。但进入的方式很偏斜：约 74.6% 的相关研究集中在静态 RTL 代码生成与综合，而那些真正消耗工程师时间的活儿——仿真跑完之后的波形调试、交互式的动态验证——几乎无人涉足。
2026 年 10 月，哥伦比亚大学与 Google DeepMind 的团队提交了一篇论文，标题叫《Back to the Future: Rethinking EDA Infrastructure for Agentic Systems in Chip Design Verification》。它没有去卷模型，而是问了一个更基础的问题：智能体到底有没有资格进入这个环节？
Back to the Future: Rethinking EDA Infrastructure
for Agentic Systems in Chip Design Verification
作者 Je Yang（哥伦比亚大学）· Ivan Lobov（Google DeepMind）· Thomas Karpati（Google）
收录 NeurIPS 2026 Workshop: AI for Chip Design
编号 arXiv:2610.06790v1 [cs.AI]，2026 年 10 月 5 日
74.6%LLM 硬件研究
集中在静态 RTL 生成
95.33%BTTF 在 150 条
专家标注查询上的准确率
17.3%多智能体相比单体
的推理质量提升
01
一个反直觉的论断
论文的核心论断只有一句话，但它和当前主流路径是拧着的。
“
The binding constraint on agentic waveform debugging is data infrastructure, not model capability.
智能体做波形调试，真正的约束瓶颈是数据基础设施，而不是模型能力。
—— BTTF 论文，第 5 节
为什么说它反直觉？因为过去两年，行业的默认解法是「等一个更强的模型」。而这篇论文说：模型已经够用了，是数据没准备好。
它的论证方式很干脆——如果把 TB 级的波形 dump 变成关系型数据库，那么「找出 t=182,031.57ns 时 req_accept[7] 是否等于 42」这类问题，就退化成了一个 text-to-SQL 问题。而 text-to-SQL 恰恰是当前 LLM 已经做得相当好的事情。
换句话说：问题不是模型不会推理，是模型根本没拿到可以推理的材料。
为什么这个论断重要
它把一件「只能等」的事，变成了一件「可以施工」的事。等模型变强是被动的，重做数据接口是主动的——而且后者今天就能做。
02
「基础设施阻抗」是什么
论文给这个障碍起了个名字：Infrastructural Impedance，基础设施阻抗。它指的不是网络慢、磁盘慢，而是三种结构性错配：
其一
体量错配SoC 级模块的原始 VCD 文本文件常超过 10 GB，比任何模型的上下文窗口大出几个数量级。不是「塞不下一点」，是「按比例差了三到四个数量级」。
其二
语义错配ASCII 波形是一串孤立的信号跃变记录，没有结构化的语义索引。哪个信号属于哪个模块、哪个时钟域、哪条协议——这些人类一眼能看出的关系，原始 dump 里并不存在。
其三
接口错配波形工具是给人用的：图形界面、鼠标拖拽、目视扫读。它没有提供一个自主智能体可以调用的、低延迟的查询接口。智能体连「提问」的入口都没有。
这个命名的价值在于，它把一句模糊的「AI 还做不了验证」，拆成了三个可以分别施工的工程问题。而这三个问题里，只有一个和模型有关，另外两个和模型完全无关。
论文还引了一组数字点明代价：验证占开发周期 70% 以上，而漏到全芯片回归甚至硅后的功能缺陷，会带来指数级放大的财务与排期损失。所以这不是「能不能再快一点」的问题，是「这个环节有没有可能被自动化」的问题。
03
两张表，把 10GB 变成可查询
BTTF 的解法朴素得有点意外：不把波形塞给模型，而是把波形整理成模型能查的数据库。
它把 VCD / FSDB 归一化成 SQLite 数据库，核心只有两张表：
signal_metadata
记录信号的静态声明——RTL 信号名、变量类型等，带唯一 id。
回答「谁」。
signal_changes
记录时序行为——带时间戳的（time, value）跃变，外键指回元数据。
回答「做什么」。
这个拆分是整篇论文里最见功力的设计决定。把「信号是谁」和「信号做了什么」分开存，智能体就能在结构和时间两个维度上独立推理，只在查询真正需要时才做 join。否则每一次简单的取值查询，都要背着全表的时序数据走一遍。
但真正让它跑得起来的是剪枝。如果只是把每一个 value change 都原样搬进数据库，那不过是把扩展性问题从文件系统搬到了数据库里，一点没解决。
三种剪枝
- 时钟剪枝
——高频时钟翻转占了表体积的绝大部分，却几乎不带调试信息。因为每行都有时间戳，跳过时钟跃变不会丢失时间锚定。 - 非活跃信号剪枝
——维护一张 vcd_id 到 db_id 的哈希表和每信号的翻转计数。ZERO 策略丢弃全程零翻转的线网；AVG 策略再进一步，丢弃翻转率低于全设计平均值的线网。 - 批量插入
——逐行插入会撞上 SQLite 的事务开销，改成批量写（EXECUTEMANY）后，建库速度最高提升 2.89 倍。
读到这儿会发现，这套东西没有一行是「AI」的。它用的是数据库领域几十年的老办法——索引、聚合、低延迟过滤。论文自己的说法是：一旦波形变成关系型，几十年的数据库机器就直接对语言智能体开放了。
04
剪枝的红线在 72%
论文做了一组很实在的消融：四种剪枝强度下，体积、查询延迟、功能覆盖率怎么变。这组数据比结论本身更有工程价值——它给出了「能压多狠」的量化边界。
完全未剪枝 严格基线
1,420 MB 查询延迟 410.5 ms 功能覆盖率 100%
仅剪时钟 体积 −66.20%
480 MB 查询延迟 125.2 ms（快 3.28 倍） 覆盖率 98.51%
再加零翻转剪枝 体积 −72.18%
395 MB 查询延迟 94.8 ms 活跃线网覆盖率 100%
再加低于均值剪枝 体积 −86.97%
185 MB 查询延迟 41.6 ms 覆盖率 仅 64.23%
最后一行是关键。「低于均值」这一刀压得最狠，体积只剩 13%，延迟降到十分之一，但代价是丢掉 35.77% 的覆盖率。论文把它明确定性为「安全压缩的边界」。
这条红线值得所有做芯片 AI 工具的人记住：压缩不是越狠越好。你可以砍掉噪音，但不能砍掉「可能有问题」的那部分信号——因为调试的全部意义，就是找出那个你原本不知道要去看的地方。
05
四个智能体，五条审计标准
数据库之上，BTTF 挂了一套四角色的多智能体编排：
编排
Orchestration Agent把自然语言查询拆成子目标，路由给专用智能体，最后审计合并后的答案。
分析
Analysis Agent用 schema-aware 的多查询工具，在两表上组合 SQL，处理范围发现、事件检查、翻转计数。功耗热点检测这类任务，走迭代式 function-calling 循环，多轮聚合跨周期统计。
验证
Verification Agent把波形异常关联回版本控制中的源码，通过正则赋值评估 SVA 规则（ASSERT、ASSERT_STATIC、ASSERT_NEVER、ASSERT_KNOWN、COVER）。
评估
Evaluation Agent在把根因分析交出去之前，先审自己写的查询。
第四个智能体是整篇论文最值得细看的地方。它在返回答案前，用五条标准审候选查询：
|
|
|
|---|---|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
再叠上失败查询的自纠正循环，以及一个细节设计——当断言在自纠正之后仍然失败，智能体会提取出精确的违规时刻 t，然后反向追踪断言表达式中所有前驱操作数在 t 之前的值，最终给出的不是一句「断言失败」，而是「断言在 t=6,929ns 失败，因为 req_sel 在 clk 为高时跃变到了未知态 x」。
从「告诉我失败了」到「告诉我为什么失败、在哪失败、由谁引起」——这一步的跨越，比准确率多几个百分点重要得多。
06
1.96 倍延迟，换 17.3% 质量
论文做了个容易得罪人的对比：多智能体架构 vs 单个「什么都会」的大智能体。
结论是单体确实更快，但病得很明显——上下文杂乱、schema 幻觉、以及在多跳验证任务上因果追踪能力退化。在评估智能体的五维审计里，单体只拿到 3.35 / 5.00。
BTTF 的分数高出 17.3%，执行准确率接近满分。代价是平均 1.96 倍的延迟开销。
这笔账怎么算
论文把它定性为「为确保生产级 EDA 工作流中稳健、无幻觉验证，所付出的务实且必要的代价」。在交互式调试场景，这个交换是划算的——工程师等两秒换一个不会骗人的答案，没问题。
但要清醒一点：这 1.96 倍是单条查询的开销。放到全芯片回归、覆盖率收敛这类要跑成千上万次的批量场景，延迟会线性累加。这是论文实验设计里没有覆盖的场景，也是工程落地时第一个会撞上的墙。
这个对比真正说明的事，其实比「多智能体更好」更细：在需要严格依从外部结构的任务上，把职责切开比堆上下文更有效。因为幻觉往往不是模型「想错了」，而是它在一个过于拥挤的上下文里「记混了」。
07
95.33% 的背面
论文的 150 条查询基准上，总体准确率 95.33%。分解开看，调试类任务近乎完美——范围发现、翻转计数、首次置位时间都是 100%；难的部分掉了几个点：RTL 归属 87.50%、静态 SVA 检查 84.62%、动态 SVA 检查 90.91%。
|
|
|
|---|---|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
95.33% 是个漂亮的数字。但在芯片行业，它是不能直接交付的数字。
150 条查询里约有 7 条是错的。如果这些错误分布在「查询某个信号在某个时刻的值」上，工程师肉眼一看就能纠正，代价是一次重问。但如果错误落在「这个断言为什么失败」的因果链上，代价就完全不同了——错误的根因分析，会让工程师去修一个不存在的 Bug，同时放过一个真实的 Bug。
后者比前者危险得多。误报会让人烦躁，漏报会让人流片。
论文没有明说的边界
BTTF 输出的是诊断答案，不是签核结论。它可以告诉你「req_sel 在 clk 为高时变成了 x」，但它没有、也不应该替你做「这个设计可以过」的判定。
论文本身没有越过这条线，但它在传播中很容易被读成「验证可以全自动了」。这个落差，是零容错行业最需要警惕的地方。
论文自己在结论里也留了余地：跨更大规模的全芯片设计，还需要流式摄取、标准化的层次路径归一化、以及波形到 RTL 的符号索引。这三件事没做完之前，BTTF 是一个模块级的、可用的、但不是可签核的系统。
08
对照兆源：从「可查询」到「可签核」
读到这里会发现，BTTF 和兆源软件 SemiSeek® 平台做的事情，正好是同一个链条上相邻的两段。
论文解决的是「看得见」——让智能体真的能读到波形的每一个跃变、每一次异常、每一条前后的因果。兆源解决的是「信得过」——让智能体读完之后的判断，能够被确定性引擎复核、被人类工程师放行。
本体
本体论层论文给出了数据本体：两表 schema，把「谁」与「做什么」分离。兆源要求的是设计本体：设计规格、协议约束、PPA 目标、验证意图。
前者让机器看懂数据，后者让机器看懂意图——缺一个都做不完整。
框架
框架层论文的四智能体编排 + 五维审计。兆源的 RTL 生成、验证计划、测试构造、波形根因、覆盖率分析专用智能体 + 它们之间的编排逻辑。
两者在「按职责切分」这件事上结论一致。
引擎
引擎层论文的「引擎」是 SQLite——一个数据引擎，保证查询结果精确、无字符串幻觉。兆源的引擎是仿真、形式验证、CDC/RDC、静态检查——保证结论在数学上成立。
前者守「读数没错」，后者守「判断没错」。
人类
人类层论文的 Evaluation Agent 是机器自审。兆源的关键检查点是人类签核——意图确认、异常裁决、最终放行。
机器自审能挡住大部分低级错误，但挡不住「全表都对、结论错」的那一类。
把这两套东西拼起来，会看到三个很具体的补位机会：
- 论文的「厂商无关 schema」应该成为平台本体论的物化层。
论文已经把「怎么把异构 EDA 产物变成可查询结构」这条路蹚出来了，这套方法论可以直接复用到覆盖率数据库、回归日志、功耗迹上——正好是兆源覆盖率收敛环节需要的东西。 - 论文的五维审计可以扩成动作门控。
它现在审的是「查询写得对不对」，如果再往前一步，审「这个动作该不该执行」，就变成了签核门控：RTL 修改、约束调整、覆盖率豁免这类动作，在进入执行循环前先被拦一道。 - 兆源的确定性引擎，是补上那 4.67% 的那把锁。
智能体给出根因假设，仿真和形式验证负责证伪，人类负责放行。这条链路上，AI 的价值是「把搜索空间从无限缩到几条」，而不是「替你做最终判断」。
还有一个细节值得注意：论文附录里那套「提取违规时刻 → 反向追踪前驱操作数 → 定位具体子信号」的做法，和兆源 SemiSeek® 强调的「全自主波形根因分析，直达 RTL 级根本原因」，在技术目标上是同一件事的两端——一端是可复现的学术方法，一端是已经跑在客户项目里的工程实现。
09
结语：接口即基础设施
论文最后一段话，值得原样读一遍：
“
Autonomous EDA verification will be reached through better interfaces between agents and design data rather than ever-larger models alone.
自主 EDA 验证会通过智能体与设计数据之间更好的接口来实现，而不是单纯依靠越来越大的模型。
—— BTTF 论文，第 5 节
这句话的分量，在于它给行业换了一个默认假设。过去两年我们习惯问「模型还能强多少」，这篇论文问的是「模型已经够强了，我们给它铺的路够不够平」。
论文提出了一个可复制的配方：把一个不透明的 EDA 产物，归一化成可查询的存储，再让专用智能体在上面作业。波形只是第一个试验场。回归日志、覆盖率数据库、功耗迹，都是同一套逻辑可以套用的对象。
对芯片验证这个行业来说，这个结论还有一层额外的意义。验证的本质不是「跑完」，而是「证明跑完了是对的」。BTTF 让智能体第一次有可能参与到「证明」的过程里——但证明的最后一步，仍然要落回确定性引擎和人类工程师手里。
接口决定了智能体能走多近，签核决定了它能不能被信任。这两件事，一件在论文里，一件在产线上。
本文基于 arXiv:2610.06790v1《Back to the Future: Rethinking EDA Infrastructure for Agentic Systems in Chip Design Verification》（Je Yang、Ivan Lobov、Thomas Karpati，NeurIPS 2026 Workshop: AI for Chip Design，2026 年 10 月 5 日）撰写。文中数据、图表结论均引自原文；行业判断与产品对照部分为本文作者观点。