聊芯片制造，大家经常听到FEOL前道、BEOL后道，还有MOL中道。做工艺和设备的同学还会发现一个现象：晶圆前道工艺大多使用ICP刻蚀，而后道互联工艺普遍采用CCP刻蚀。 很多新人会疑惑：前道后道到底以什么为分界线？ICP与CCP两种干法刻蚀设备，为什么会形成这样固定的分工？今天用通俗的方式讲清楚其中逻辑。
一、Fab内部：前道FEOL、中道MOL、后道BEOL如何划分
注意区分：这里说的前道/后道，是晶圆厂内部制造流程的划分，不等同于“晶圆制造（前道）+封装测试（后道）”产业链概念。
1、前道 FEOL（Front‑End‑of‑Line）
核心任务：在硅衬底上制造晶体管器件。 从裸硅片开始，经过光刻、刻蚀、离子注入、薄膜沉积，把一个个晶体管做出来。先进工艺节点下，晶体管尺寸达到纳米级别，对工艺要求极其严苛：线宽控制、侧壁垂直度、刻蚀选择比、整片晶圆均匀性，都要做到极高水准。 一旦出现轮廓畸变、钻蚀、选择比不足，会直接造成晶体管电学性能漂移，整片晶圆报废。 代表工艺：栅极刻蚀、STI浅沟槽隔离、多晶硅刻蚀等。
2、中道 MOL（Middle‑of‑Line）
属于FEOL与BEOL中间的过渡环节。 晶体管已经在前道做好，但器件本身被埋在硅和介质层内部。MOL主要负责制作接触孔Contact，打通绝缘层，把晶体管的源极、漏极，和第一层金属连线连接起来，是器件通往金属互联层的“第一扇门”。
3、后道 BEOL（Back‑End‑of‑Line）
核心任务：搭建金属互联网络，不制造晶体管。 晶体管本身完成之后，数十亿个开关需要互相连通，才能实现电路功能。 后道会交替沉积绝缘介质层与金属层，通过刻蚀开出金属沟槽Trench与通孔Via，一层一层堆叠金属导线，完成芯片内部布线。现代先进芯片，后道金属互联可以做到十几层之多。 它追求的是多层叠层开孔能力，对器件纳米级轮廓的要求，相比前道晶体管工艺会放宽一些。
简单比喻： FEOL前道=打地基、修建房屋主体（造晶体管） MOL中道=预留楼宇的入户管线接口（接触孔） BEOL后道=在楼内铺设十几层的电线管网（金属互联布线）
二、干法刻蚀：ICP与CCP是什么？
刻蚀分为湿法刻蚀、干法刻蚀两大类。ICP、CCP都属于等离子体干法刻蚀，依靠等离子体的化学反应+离子物理轰击实现材料去除，可以实现垂直的各向异性刻蚀，是芯片制造的核心设备。
ICP：感应耦合等离子体刻蚀（Inductively Coupled Plasma）
ICP依靠外部感应线圈激发产生等离子体，最大亮点是等离子体密度、离子轰击能量可以解耦，独立调控。
-
线圈电源负责产生高密度等离子体，提供充足的化学反应活性粒子； -
额外的偏置射频源，单独控制打到晶圆表面的离子轰击能量。
这套机制，可以在保证高刻蚀选择比的同时，获得陡峭光滑的刻蚀侧壁，抑制横向钻蚀。非常适合栅极、STI这类对轮廓精度近乎苛刻的器件结构刻蚀。 所以前道制造晶体管，优先选用ICP刻蚀机。
CCP：电容耦合等离子体刻蚀（Capacitively Coupled Plasma）
CCP依靠平行极板之间的电容耦合射频电场生成等离子体。 传统CCP，等离子体的生成和离子轰击能量耦合在同一套射频系统，很难做到完全独立调节；即便现代双频CCP可以部分优化解耦，自由度依然不如ICP。
CCP等离子体密度低于ICP，但可以输出很高的离子轰击能量，对厚介质层、多层叠层的刻蚀稳定性很好。 后道BEOL需要反复对介质、金属叠层开孔打通通孔与沟槽，更看重刻蚀速率、产能、叠层加工稳定性，对器件微观轮廓要求没有前道晶体管那么极致。于是，后道金属互联环节，CCP刻蚀成为主力设备。
三、一张表看懂前道后道 & ICP/CCP分工
|
|
|
|
|
|
|---|---|---|---|---|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
补充说明：分工不是绝对一刀切，不是说后道完全不能用ICP，前道绝对不用CCP，只是FAB主流工艺选型形成这样的偏好。
四、总结
写在最后： 刻蚀设备是半导体设备的核心赛道，ICP、CCP没有绝对优劣，二者是面向不同工艺目标的互补方案。看懂工艺诉求，就能理解设备选型背后的底层逻辑。