关键词
#集成电路，#设计制造协同，#智能制造，#人工智能，#大语言模型
原文信息
孙奇, 邓锦塬, 金谦, 等. 集成电路大模型: 驱动集成电路制造技术跨越发展. 中国科学: 信息科学, 2026, 56: 2327–2341, doi: 10.1360/SSI-2025-0423
引言：集成电路制造的智能化挑战
集成电路(IC)制造技术是现代信息产业的核心基石。随着工艺节点演进和器件结构复杂化，制造环节面临制程窗口收窄、参数耦合增强、缺陷模式演化及成本攀升等严峻挑战。IC制造流程链条极长，涵盖晶圆准备、光刻、刻蚀等多个关键环节，各阶段存在高度耦合与反馈闭环，导致数据关联复杂、全局优化困难。
传统制造方法依赖专家经验和数理建模，在面对多模态异构数据融合、跨工艺流程协同优化等问题时显现瓶颈。近年来，大语言模型(LLM)在跨模态理解与知识抽象方面展现出强大能力，但通用大模型难以直接适配IC制造场景，主要面临五大关键挑战：
(1) 多模态、多物理场数据融合难。 IC制造涉及版图、电镜图、日志等多源异构数据，缺乏统一语义表示，传统模型难以捕捉工艺物理间的本征联系。
(2) 小样本数据驱动的建模与泛化难。 关键缺陷、新材料等数据稀缺且标注成本高，现有大模型易出现过拟合或迁移失效。
(3) 跨工艺、尺度与装备的知识迁移难。 不同制程平台、节点及设备响应特性差异显著，通用模型缺乏可解释表征，难以实现跨平台泛化。
(4) 制造全流程任务的协同优化难。 数千道工艺步骤间存在复杂依赖，大模型缺乏全流程结构感知，制约了缺陷预测与良率提升的深度应用。
(5) 本地化实时推理难。 制造场景要求毫秒级响应，而现有大模型体量庞大，难以满足边缘计算的实时控制需求。
鉴于此，本文提出“集成电路大模型”概念，构建面向复杂物理机制与专业知识体系的全新智能建模范式。文章系统梳理了“五层体系架构”与“五阶段构建范式”，并深入探讨光刻仿真、TCAD仿真及良率分析等典型应用的技术路线，旨在为IC设计制造的智能化转型提供理论参考与工程路径。
集成电路大模型定义与体系架构
本文构建了集成电路大模型的五层体系架构（如图1所示），从下至上分别为基础设施层、机理增强算法底座、专用基座大模型、智能交互接口和典型应用。
图1 集成电路大模型体系架构图
基础设施层
该层提供模型训练和运行的基础支撑。包括依托EDA软件构建的虚实融合数据底座；涵盖RTL代码、GDSII文件、量测数据等多模态知识的数据库或知识图谱；以及支持高效训练与推理的计算资源集群。
机理增强算法底座
将IC专业机理与通用大模型算法结合，形成专用基座。核心技术包括：
(1) 虚实融合的监督微调技术： 融合仿真与产线数据，提升单点工艺建模精度。
(2) 多模态特征优化及对齐技术： 定制编码器处理图像、拓扑图等异构数据，提升跨模态理解能力。
(3) 思维链(CoT) 分析技术： 引入显式推理步骤，提升复杂任务分解能力与可解释性。
(4) 强化学习技术： 结合仿真环境提供奖励机制，优化设计制造决策。
(5) 检索增强技术(RAG)： 集成检索-生成框架，基于海量知识库生成可追溯回答。
针对小样本问题，常采用元学习/原型方法、自监督预训练或少样本微调、以及生成式数据扩充等工程化路径，显著提升模型在数据稀缺场景下的泛化能力。
专用基座大模型
核心层包含一系列领域专用模型：
(1) 光刻大模型： 实现快速精准的光刻图形预测和跨节点通用化。
(2) TCAD大模型： 融合物理机理与图学习，提供高精度工艺仿真与器件性能预测。
(3) 良率大模型： 整合多源数据，构建良率预测与异常预警体系。
(4) EDA串链大模型： 实现RTL到GDSII全流程的智能设计优化。
(5) 电路代码大模型： 建立跨阶段的电路性能、功耗、面积预测与优化体系。
(6) IC知识问答大模型： 提供制造过程的实时知识辅助。
智能交互接口
通过统一接口联结工程师、EDA工具与产线装备。主要功能包括模型驱动的工具链集成（自动调用EDA工具）、智能产线协同（调度装备、修正工艺参数）以及数据与配置同步，实现设计与制造环节的无缝对接。
典型应用
大模型最终落地于具体业务场景，如可制造性设计优化、光刻掩模生成、缺陷检测及逻辑电路设计等。通过与业务流程融合及人机交互，产生实际业务价值并驱动模型持续迭代。
表1总结了该架构在实际制造场景中的关键量化指标基准。
表1 五层体系架构的量化指标
五阶段构建范式
结合通用大模型构建经验，本文提出集成电路大模型的五阶段构建范式（如图2所示）。
图2 五阶段构建范式
(1) 数据生成与数据集构建
汇聚IC全流程数据与知识资源，构建领域知识库。对原始数据进行清洗、标准化及多模态定制化处理。针对真实数据有限的问题，利用EDA仿真器及GAN、扩散模型等生成式AI扩充高质量训练数据。
(2) 机理感知多模态预训练
选取合适架构处理多模态输入，进行自监督预训练（如电路网表节点预测、版图重建等）。将机理知识（如设计规则检查反馈）融入预训练过程，通过多任务混合训练对齐各模态语义空间，获得具备广泛IC知识的基座模型。
(3) 多场景适配与工艺迁移
聚焦具体应用场景，利用领域内指令微调与参数高效微调（如LoRA）实现跨工艺节点、跨器件结构的知识迁移。研究表明，该方法可在极少目标工艺数据下显著降低误差，为工程落地提供可靠支撑。
(4) 多智能体协同闭环优化
将多个专用大模型（如光刻、良率、工艺控制智能体）嵌入实际流程，构成闭环反馈整体。大模型作为反思智能体自我验证，多智能体协同工作以优化全流程效率与良率。
(5) 私有化部署与迭代增强
为满足数据安全要求，采用私有化部署。通过低精度量化、剪枝及软硬件协同优化降低资源需求，实现边缘设备上的实时推理。建立基于私有产线数据的持续学习机制，随技术迭代不断适配调优，确保模型能力持续提升。
关键技术与典型应用
FabGPT、ChipNeMo及SemiKong等应用证明了大模型在半导体领域的潜力。以下详细阐述三个典型场景的技术路径。
光刻仿真与OPC优化
大模型凭借文本理解与视觉生成优势，在计算光刻中表现卓越：
Sub-Resolution Assist Features (SRAF) 生成： Li等提出基于LLM的SRAF生成方法，将任务转化为NLP问题，在PVB面积和EPE精度上优于主流方法，运行速度提升3倍以上。
光学邻近效应校正(OPC)： Chen等结合LLM与强化学习，由RL搜索最优配方，LLM进行归纳整合，大幅减轻人力负担并兼顾精度与效率。
光刻热点检测： Chen等提出基于语义编码的LLM热点检测模型，直接将GDSII无损转换为文本进行检测，避免图像失真，在基准测试中表现优异。
统一多任务视觉大模型： Jin等提出的Unitho框架，通过统一Transformer架构集成掩模生成、仿真及DRC等任务，仿真速度提升至商业工具的85倍，轮廓精度达99.76%。
图3 基于Transformer 的计算光刻大模型
TCAD仿真
大模型通过自然语言交互简化TCAD复杂的参数调节与建模过程：
参数调优与校准： Liu等构建参数调整-仿真智能体框架，基于LLM物理知识与历史配置获取最优参数；Jeong等结合贝叶斯优化与RNN代理模型，实现自动校准，LLM进一步提供机理解释。
结构生成与脚本自动化： Lu等验证了LLM生成TCAD结构输入文件的可行性；ChipNeMo能理解高层次需求并自动生成仿真脚本。
增强技术： 引入多模态RAG整合分散的知识资源，结合思维链(CoT)推理将复杂建模分解为清晰步骤，提升结果质量与可解释性（如图4所示）。
图4 基于多模态检索增强生成和思维链推理的TCAD 智能体框架
良率建模与分析
大模型依托强大的特征提取能力，从海量多模态数据中构建高精度良率预测模型，及时预警风险。
缺陷检测与溯源： Jin等提出SEM-CLIP框架，在极低样本量下实现高精度缺陷分割与分类；Jiang等提出FabGPT和FabThink，结合多源信息进行图谱化建模与关联推理，实现高效归因与预防控制，缺陷检测精度达95.5%。
领域大模型对比分析
表2对比了国内外代表性IC专用大模型。现有工作多围绕单一任务或局部流程，缺乏统一建模。本文提出的体系旨在从工程化视角构建覆盖全流程的分层架构，弥补这一不足。
表2 集成电路领域专用大模型及应用框架对比
未来展望
集成电路大模型的发展将聚焦以下方向：
统一仿真基座。 打破工具孤岛，实现电、热、机械等多物理场集成与交互，基于多任务学习与机理约束完成综合优化。
黑盒优化范式。 依赖强化学习等技术，无需深入机理即可通过数据反馈迭代逼近最优解，适用于新型材料与工艺探索。
数字孪生与具身智能。 大模型嵌入生产设备，实现实时感知、预测与决策，动态补偿工艺参数，推动智能制造落地。
开源生态、数据与标准。 建立面向IC领域的开源模型、基准数据集与标准化接口，促进产学研协作创新。
总体而言，IC大模型正朝着机理内嵌、统一表征、高可信输出、具身交互及轻量高效方向发展，有望重塑设计师工作方式、进化EDA工具形态并实现晶圆厂智能自主运营。
结论
集成电路大模型是融合AI与半导体制造的前沿方向。针对IC领域的特殊性，简单移植通用大模型无法解决问题，必须建立全新架构。本文提出的“五层体系架构”与“五阶段构建范式”构成了完整生态闭环，并在光刻、TCAD及良率分析等关键任务中展示了巨大潜力。随着统一仿真基座、黑盒优化、数字孪生及开源生态的深入探索，集成电路大模型将成为芯片产业发展的核心驱动力，推动行业迈向智能、高效、协同的新时代。