从高纯三氧化钼到电子级二硫化钼：半导体应用与产业化路径- 大数跨境

上海运河材料科技有限公司

2026-10-19

导读：当硅基晶体管微缩至 2 纳米节点，量子隧穿效应引发的漏电与发热，已成为摩尔定律继续演进的物理瓶颈。

当硅基晶体管微缩至 2 纳米节点，量子隧穿效应引发的漏电与发热，已成为摩尔定律继续演进的物理瓶颈。原子层厚度仅约 0.7 纳米的二硫化钼（MoS₂），因其超薄体结构对短沟道效应的天然免疫能力，被视为突破 1 纳米以下制程的关键沟道材料候选。

然而，实验室中的卓越性能与半导体产线中的稳定制造之间，横亘着一道从「高纯原料」到「晶圆级电子级薄膜」的产业化鸿沟。在这条路径上，高纯三氧化钼（MoO₃）正扮演着一个日益重要的角色——它不是终点，而是通向电子级 MoS₂ 的起点。

MoS₂ 层状晶体结构侧视示意图 — MoS₂ 的层状晶体结构：单层厚度约 0.7 nm，层间靠范德华力结合（图源：洛阳佰尼尔新材料）

一、电子级二硫化钼的半导体应用前景

1. 晶体管沟道：后摩尔时代的核心候选

MoS₂ 在半导体行业最根本的价值，在于其作为场效应晶体管（FET）沟道材料的潜力。单层 MoS₂ 的直接带隙约为 1.8 eV，同时具备原子级厚度和优异的栅极静电控制能力，使其在 10 纳米以下的栅极长度下仍能有效抑制短沟道效应。

2025 年 12 月，南京大学王欣然、李卫胜团队开发出锑晶体外延接触技术，在亚 20 纳米接触长度下实现了低电阻欧姆接触，成功研制出面向 1 纳米节点的高性能 MoS₂ 晶体管，展示了二维半导体在埃米时代集成电路中的应用潜力。在更靠近产线的方向，研究人员首次通过原子层沉积（ALD）结合「沟道后置集成」方案，在 300 毫米晶圆上实现了 MoS₂ 堆叠沟道晶体管的集成，并优化了源漏接触——铌接触的 I_ON/I_OFF 比达到 10⁴，较钛接触的 I_ON 提升了 28 倍。

晶圆表面芯片阵列 — 晶圆上的芯片阵列。二维沟道材料的产业化，绕不开晶圆级集成这道工序

2. 新型存储器：从 DRAM 到神经形态计算

MoS₂ 的低漏电流特性使其在存储器领域同样备受关注。在动态随机存取存储器（DRAM）方面，基于单层 MoS₂ 的无电容 2T0C 结构，为解决传统 DRAM 的短沟道效应和刷新问题提供了新思路。在非易失性存储器方向，基于 MoS₂ 的铁电隧道结（FTJ）凭借紧凑尺寸、高开关比和 CMOS 兼容性，展现出多态存储与存内计算的潜力。此外，香港大学团队利用原子级薄 MoS₂ 闪存与半金属锑接触构建的模拟内容可寻址存储器，以及基于 MoS₂/β-Ga₂O₃/多层石墨烯异质结的深紫外光编程神经形态存储器（图像识别准确率达 91.07%），进一步拓展了 MoS₂ 在类脑计算中的应用边界。

3. 光电探测与柔性电子

MoS₂ 的直接带隙赋予其在光电探测领域的天然优势。2025 年发表的一项研究展示了基于单层 MoS₂ 的波导集成光电探测器，在 1550 nm 通信波长下实现了零偏压工作与零暗电流，响应度达到创纪录的约 180 V/W。基于 1T/2H MoS₂ 肖特基同质结的自供电宽带光电探测器，也展现了在无需外部偏压条件下的高性能光响应。

在柔性电子方向，MoS₂ 的原子级厚度和机械柔韧性使其成为可穿戴与植入式器件的理想选择。基于 MoS₂ 的柔性有源阵列已被用于高保真时空监测神经活动的脑电图传感，采用双晶体管复用源极跟随器架构实现了高密度信号采集。柔性 MoS₂ 薄膜晶体管采用石墨烯电极的双栅结构应变工程，也在持续推进其在透明可弯曲电子器件中的性能边界。

4. 系统级集成：从晶体管到微处理器

MoS₂ 的应用已不再停留在单个器件层面。2026 年 5 月，南京大学联合苏州国家实验室和华为技术有限公司，在厚度仅 0.6 纳米的 MoS₂ 超薄材料上，成功研制出世界首颗二维半导体多位并行微处理器「梦启-1000」，将非硅新材料芯片的集成密度提升了 14 倍，并首次在二维平台上实现了并行计算与片上寄存器堆功能。这一里程碑标志着二维半导体从功能验证向系统级集成的关键跨越。

二、以高纯 MoO₃ 为前驱体制备电子级 MoS₂

1. 为什么选择 MoO₃ 路线

从钼精矿出发提纯至 4N/5N 级别，需经历多步酸浸、氢氟酸处理和氯盐浸出等复杂流程，且每一步都可能引入新的杂质或工艺变量。以高纯 MoO₃（≥99.9%）为钼源，本质上是将纯度控制的关口前移——MoO₃ 作为成熟的工业产品，其金属杂质含量已处于可控的低水平，后续硫化反应只需聚焦于「氧→硫」的原子替换，工艺变量大幅减少。

高纯三氧化钼粉末实物。行业标准 YS/T 639 对其外观的要求为「均匀的淡黄绿色或浅灰色，无目视可见夹杂物」

2. 核心硫化工艺路线

（1）CVD 气相硫化：晶圆级薄膜的主流路径

化学气相沉积法以高纯 MoO₃ 粉和硫粉为前驱体，在管式炉中加热蒸发，MoO₃ 蒸气与硫蒸气在衬底表面反应生成 MoS₂。该路线的关键挑战在于抑制 MoO₃₋ₓ 中间产物的生成——这些亚氧化物会导致 MoO₂-MoS₂ 杂化结构的形成，污染最终产物。研究表明，在生长基片附近维持一定的 MoO₃ 蒸发气氛，同时提高硫的加热升华速率，可以大幅抑制中间产物的沉积，从而在 Si/SiO₂ 衬底上获得纯净、清洁的大规模 MoS₂ 晶体。基于此路线的 MoS₂ 晶体管已展现出良好的载流子迁移率和器件开关比。

（2）两步热硫化：面向晶圆级均匀性

一种更适合规模化生产的方案采用两步热过程：首先在 500℃ 氢气气氛中将 MoO₃ 薄膜还原为低价钼氧化物，随后在 1000℃ 硫气氛中完成硫化，获得晶圆级 MoS₂ 薄层。与此互补的是 ALD 辅助的两步法——先利用原子层沉积系统在衬底表面生成晶圆级、厚度可控的 MoO₃，再将 MoO₃ 硫化生成 MoS₂，从而实现层数精确可控的晶圆级 MoS₂ 制备。这一方案的关键优势在于，MoO₃ 的 ALD 沉积具有自限性表面饱和吸附特性，从源头上保证了前驱体薄膜的厚度均匀性。

（3）MOCVD 路线：与半导体产线的直接对接

日本 NIMS 与东京大学等团队开发的有机金属化学气相沉积（MOCVD）路线，以 MoO₂Cl₂ 为钼前驱体，在 c 面蓝宝石衬底上实现了单层 MoS₂ 单晶膜的晶圆级外延生长。该方法的独特之处在于发现了膜厚自停止机制——即使延长生长时间，第二层几乎不会生长，膜厚在 2 英寸尺度上保持均匀，有望应用于 300 mm 晶圆。所制备的 MoS₂ 晶体管在室温下迁移率达 66 cm²/Vs，20 K 下达到 749 cm²/Vs，其温度依赖关系表明声子散射占主导，证实了几乎无晶界的高质量单晶特性。MOCVD 与现有半导体工业的工艺兼容性，使其成为通向电子级 MoS₂ 最具产业化前景的路线之一。

三氧化钼粉体显微形貌 — 三氧化钼粉体的显微形貌。前驱体的粒径分布与团聚状态，直接影响蒸气输运与成膜均匀性

3. 从 3N 到 4N/5N：仍需跨越的纯度阶梯

需要清醒认识到的是，以 MoO₃ 为前驱体的 CVD/MOCVD 路线，其直接产物在化学纯度上通常可达 3N-4N 级别，但要稳定达到 5N（99.999%）并同时满足半导体级对晶格缺陷密度的严苛要求，仍面临以下系统性挑战：

硫源纯度

工业硫粉中的微量金属和碳杂质，在高温硫化过程中可能掺入 MoS₂ 晶格。使用高纯硫（如 5N 级升华硫）是必要的，但成本显著上升。

反应器污染

石英管、载气（高纯 Ar/H₂）和衬底处理过程中的痕量污染，在 ppb 级别即可能影响器件性能。这要求整个工艺链在洁净环境中运行，或采用原位清洁方案。

缺陷控制

CVD 生长中常见的硫空位（S vacancies）和晶界，即使在化学纯度达标的情况下，也会成为载流子散射中心和漏电通道。MOCVD 的自停止单晶生长机制在缺陷控制方面具有天然优势，但前驱体 MoO₂Cl₂ 的纯度和供应稳定性仍需优化。

后处理提纯

对于粉末形态的电子级 MoS₂，硫化产物可能仍需辅以真空挥发（利用 MoS₂ 在 450℃ 左右升华的特性）或区域熔炼等终端提纯手段，以去除残留的硫和挥发性副产物。

三、总结与展望

电子级 MoS₂ 在半导体行业的定位，正在从「有前景的候选材料」加速向「可集成的工程材料」转变。2025—2026 年间，300 mm 晶圆级 ALD 集成、1 纳米节点晶体管演示、世界首颗二维微处理器等一系列里程碑，标志着二维半导体正跨越从实验室到产线的临界点。

在这一进程中，高纯 MoO₃ 作为钼源具有独特的产业化优势：它将杂质控制的复杂度从「多步湿法冶金」简化为「单一前驱体的纯度保障」，并使 CVD、ALD 和 MOCVD 等与半导体产线兼容的薄膜沉积技术得以直接应用。然而，从 3N 到 5N 的纯度跨越，以及从「化学纯度」到「器件级晶体质量」的全面达标，仍然需要硫源深度提纯、反应环境洁净控制和缺陷工程等系统性技术的协同推进。