大数跨境
首页
>
#半导体#晶圆 04｜一片晶圆是怎样变成芯片的？
>

#半导体#晶圆 04｜一片晶圆是怎样变成芯片的？

#半导体#晶圆 04｜一片晶圆是怎样变成芯片的？ 检芯外贸手札
2026-10-18
32
导读：拿到一片晶圆，并不意味着芯片已经做好了。晶圆更像是一块用于制造芯片的“平台”。

从晶圆到 Die，再到我们手里的芯片

一片晶圆，并不意味着芯片已经做好了。
晶圆更像是一块用于制造芯片的“平台”。真正的晶体管、存储单元、电路以及金属互连结构，都需要在晶圆表面经过几十甚至上百道工艺，逐层制造出来。等这些结构完成以后，还要经过测试、切割和封装，最终才能成为我们熟悉的芯片产品。
如果把整个过程压缩来看，可以先记住这条主线：
Wafer → Wafer Process → Wafer Test → Dicing → Die → Packaging → Final Test → IC
其中最复杂、最耗时的部分，就是中间的 Wafer Process，也就是晶圆制造过程。
晶圆进入制造流程以后，首先需要在表面形成各种材料层。根据不同工艺节点和器件结构，可能会经过氧化、薄膜沉积等工艺，在晶圆表面增加所需要的材料。接下来通过光刻，把设计好的电路图形转移到晶圆表面，再利用刻蚀去除不需要的部分。某些区域还需要进行离子注入，使半导体材料获得特定的电学特性，之后再经过热处理、清洗等步骤完成相应结构。
随着器件越来越复杂，晶圆表面的材料层也会不断增加。金属互连需要一层层建立，而不同层之间又需要保持非常精确的结构关系。CMP，也就是化学机械抛光，则用于把晶圆表面重新处理得足够平整，为下一轮工艺创造条件。
因此，晶圆制造并不是简单地把某一道工艺做完就结束，而是一个不断循环的过程：
沉积 → 光刻 → 刻蚀 → 离子注入 → 清洗 → 平坦化 → 再进入下一层
不同产品的具体流程会有很大差异，有些步骤也并不是每一层都完全相同，但总体上可以理解为：通过大量重复的工艺，把原本没有复杂电路结构的晶圆，逐渐变成包含大量晶体管和互连结构的芯片晶圆。
到了这个阶段，从显微镜下看，晶圆表面已经不再是一块简单的材料，而是排列着大量重复的 Die。但这时候仍然不能直接认为“这些 Die 都可以使用”。
因为制造过程中可能产生各种缺陷，同一片晶圆上的不同 Die 也可能存在差异。因此，在切割之前通常还需要进行 Wafer Test，对晶圆上的 Die 进行相应的电性和功能测试，并记录测试结果。
这些测试数据可以进一步形成 Wafer Map。简单来说，Wafer Map 就像一张晶圆上的“位置地图”，能够对应晶圆上不同 Die 的测试状态，从而帮助后续生产判断哪些 Die 可以进入封装，哪些需要被筛除。
这里还需要区分两个经常出现的概念。
Gross Die可以理解为一片晶圆理论上能够切出的 Die 数量，而Good Die则是经过测试后确认满足相应要求的 Die。
两者通常不会相等。
一方面，晶圆本身是圆形，而 Die 通常是矩形，晶圆边缘会存在无法完整放置 Die 的区域；另一方面，制造过程中还可能出现缺陷，使部分 Die 无法达到规定要求。因此，最终真正能够使用的 Good Die 数量，通常会低于理论上的 Gross Die 数量。
完成晶圆测试以后，才进入 Dicing，也就是晶圆切割。
晶圆会沿着 Die 之间预留的切割区域进行分割，这些区域通常称为 Scribe Lane 或 Scribe Street。经过切割以后，原本在一整片晶圆上排列的电路单元，就变成一个个独立的裸 Die。
但裸 Die 仍然不能直接安装到大多数电子产品中，还需要经过封装。
封装并不只是简单地“把芯片装起来”。它需要完成 Die 与外部电路之间的电气连接，同时对裸芯片提供机械保护，并根据产品需求解决散热、可靠性以及与 PCB 或其他系统之间的连接问题。不同的应用，也会采用不同的封装形式，例如 QFN、BGA、QFP、WLCSP、FCBGA 等。
封装完成以后，还需要进行 Final Test，也就是最终测试。此时测试的不再只是晶圆上的裸 Die，而是已经完成封装的器件，需要确认其电气参数、功能以及其他规定的产品要求是否满足规格。
到了这里，一片晶圆才真正完成了从“制造材料”到“芯片产品”的转变。
因此，这几个概念最好分开理解：
Wafer 是整片晶圆；
Die 是从晶圆上切下来的裸芯片；
Package 是承载、连接和保护 Die 的封装结构；
封装后的 IC 产品，才是我们日常电子产品中直接采购和使用的芯片器件。
这条制造链对于理解芯片贸易尤其重要。
客户说“我要这个型号的芯片”，和客户说“我要这个产品的 Wafer”，实际上是完全不同的交易对象。一颗封装 IC 通常会对应明确的料号、封装形式、批次、日期代码和测试要求；而晶圆交易则需要进一步确认晶圆尺寸、材料、Fab、Lot、Wafer ID、加工状态、测试情况以及 Wafer Map 等信息。
理解了这条制造链，后面再看到“7nm、5nm、3nm”这样的说法时，也就不容易把它们和晶圆尺寸、Die 大小混在一起。
因为到了这里，我们已经知道：晶圆是制造平台，Die 是制造出来的裸芯片，而工艺节点描述的，是制造这些电路时所采用的一套工艺技术体系。
下一篇，我们就专门来讲这个经常被误解的概念：
7nm、5nm、3nm 到底是什么意思？为什么它们不是简单的“晶体管尺寸”？

【声明】内容源于网络
0
0
检芯外贸手札
1234
内容 240
粉丝 0
检芯外贸手札 1234
总阅读10.0k
粉丝0
内容240