Google Quantum AI、Google DeepMind 与麻省理工学院（MIT）的研究人员提出了一种模块化量子纠错（QEC）架构。相关研究发表于 arXiv，显示与标准二维表面码相比，该方案有望将物理量子比特开销降低 30 倍以上。
模块化架构：降低量子纠错开销
这项题为《具有边界连接平面模块的低开销量子纠错》的研究，通过双曲平铺几何结构(genus g ≥ 2)排列稀疏、静态的模块间边界耦合器，将约含 100 个量子比特的小型二维平面芯片互连，实现高编码率的量子低密度奇偶校验（qLDPC）码，无需在芯片内部进行复杂的长距离连线交叉。
研究团队将闭合双曲面划分为边长为 (L) 的欧几里得晶格区块，并将全局量子纠错码拆分为 72 或 116 量子比特的平面模块。跨模块稳定子通过边界接缝测量，并采用基于“猫态标记”（cat-flagged）的错误征兆提取电路。
在 SI1000 噪声模型（(p=0.1%)）下，基于 AlphaQubit 神经网络和关联最小权重完美匹配（MWPM）算法的电路级仿真表明，该架构能够容忍更高的模块间接缝噪声(p_seam = 1%)。即使芯片间线缆的错误率达到芯片内门操作错误率的 10 倍，系统仍可维持较低的逻辑错误率。
通用容错逻辑：无需额外空间开销
为支持通用容错逻辑操作，研究团队还开发了两项技术。
容错移动电路（Fault-tolerant Walking Circuits）：利用码自同构，即全局平铺置换，执行逻辑门，无需增加额外空间开销。
模块化带状提取器（Modular Ribbon Extractors）：沿模块边界布置闭合辅助量子比特回路，其规模仅约为存储区的 1/4.5。
这些设计旨在降低模块化量子纠错的资源需求，并为可扩展量子处理器提供新的架构路径。
Anne's Insight
模块化双曲码的价值，在于尝试将复杂的全局纠错问题转化为可互连、可扩展的芯片模块问题。若这一方案能够在真实硬件中得到验证，或将为降低容错量子计算的资源门槛提供新的方向。
从量子比特规模竞争，到纠错效率与系统架构竞争，量子计算的产业化正在进入更深层次的工程挑战。
➡️ 看见技术，更要看见产业。
➡️ 全球量子观察｜量子行业应用｜量子前沿
➡️ Stay curious, Stay ahead.
