1 TSV工艺：垂直堆叠核心工艺

1.1 TSV工艺：高效互联，性能优越

TSV封装具备性能优越、封装尺寸小等优势

TSV技术通过在硅基板中创建垂直的导电通道，实现芯片间的直接连接。这些导电通道的直径（CD）通常在1-5微米之间，深度可达10-50微米。TSV技术不仅能够实现高密度的垂直互连，还能显著减少信号延迟，提高数据传输速率。

TSV封装的主要优势在于性能优越且封装尺寸较小。使用引线键合的芯片堆叠封装由于堆叠芯片以及连接引脚（Pin）的数量增加，引线变得更加复杂，而且也需要更多空间来容纳这些引线；相比之下，TSV芯片堆叠不需要复杂的布线，封装尺寸更小。 同时使用硅通孔堆叠的系统级封装的信号传输路径相比于系统级芯片短得多。

TSV工艺是HBM中成本占比最高、最核心的工艺，成本占比约30%。根据3D InCites数据，在4层DRAM和1层逻辑的HBM中，99.5%的键合良率下，TSV 工艺所占的成本比重为30%，其中TSV制造（在正常晶圆厚度上制作 TSV 的过程） 成本占比达18%，TSV显露（晶圆减薄等工艺使TSV触点露出）为12%；在 99%键合良率下，TSV工艺所占的成本比重为28%，其中TSV制造为17%，TSV显露为11%。

基于TSV的先进封装技术包括3D WLCSP技术、 3D FO技术、 2.5D 封装技术、 3D IC技术：

3D WLCSP技术：带有三维立体硅通孔技术的晶圆级芯片封装常被称为三维晶圆级芯片封装技术，利用高密度硅通孔技术实现影像传感器与外部信号的互连；

3D FO技术：基于硅基扇出型封装技术，利用TSV形成上下芯片信号互联传输，实现多芯片嵌入、临时键合、RDL布线、高深宽比TSV和芯片三维堆叠等关键工艺，能够在单个封装内实现多芯片的互连，也可以实现不同封装之间的互连；

2.5D 封装技术：通过带有TSV垂直互连通孔的转接板，将若干个通过微凸点键合在转接板上的芯片与封装基板间形成互连，可以实现ASIC和内存芯片的异构集成，台积电的CoWoS技术，使用一个硅中介层，将HBM堆叠内存与其他芯片（如逻辑芯片或处理器）互连；

3D IC技术：将薄芯片与TSV和微凸块堆叠在一起，实现芯片的垂直堆叠互连，与2.5D封装相比，3D IC集成提供了更好的电气性能、更低的功耗、更小的尺寸和更高的产量。

1.2 TSV设备：深孔刻蚀/薄膜沉积/电镀填充/抛光减薄

TSV 制造工艺的核心设备分别为：

深孔刻蚀设备：深孔刻蚀是 TSV 的关键工艺，目前首选技术是基于 Bosch 工艺的干法刻蚀；

气相沉积设备：使用化学沉积的方法沉积制作绝缘层，使用物理气相沉积的方法沉积制作阻挡层和种子层；

铜填充设备：解决高深宽比微孔内的金属化问题，提高互联孔的可靠性，系整个 TSV 工艺里最核心、难度最大的工艺；

CMP设备：TSV要求晶圆减薄至50μm甚至更薄，要使硅孔底部的铜暴露出来，为下一步的互连做准备。

2.1 TCB键合：满足现阶段HBM需求

TCB（热压键合）：热压键合主要用于创建原子级金属键合，利用力和热量来促进原子在晶格之间迁移，从而形成清洁、高导电性和坚固的键合。通常TCB被用于垂直集成器件的CMOS工艺、金引线和表面之间固态键合的顺应键合、用于将芯片凸块键合到基板的倒装芯片应用以及用于连接微型组件的热压键合。

TCB均匀性优势突出：通过Bond Head和Bond Stage的结构完成待键合芯片之间的高精度对准，使用单一工具放置单个芯片， 施加压力并加热以回流焊球辅助键合。TCB从芯片顶部加热，避免了基板翘曲问题；压力确保均匀粘合，没有间隙变化或倾斜， 而且施加压力时，会伴随快速振动，从而破坏铜焊盘和焊球上的金属氧化；几乎没有空隙和污染的粘合。

最常见的基于焊球的覆晶键合封装技术一共有三种：回流焊、热压键合和激光辅助键合。

HBM WHY TCB——热压键合在高精度键合领域表现更为出色：1）热量从芯片顶部施加，只有芯片和C4焊料连接会升温，最大限度减少任何基板翘曲问题；2）且确保均匀粘合，没有间隙变化或倾斜；3）相同I/O间距，TCB可以实现更好的电气特性， 且允许I/O间距继续缩小，可封装更薄芯片。

TCB市场CR5占比达88%：根据QYR统计及预测，23年全球TCB市场销售额1.04亿美元，预计2030年将达到2.65亿美元，2024-2030期间CAGR约为14.5%。全球热压键合机主要参与者包括ASMPT、K&S、BESI、Shibaura、Hamni和SET， CR5占比达88%；目前华封科技、唐人制造等国产设备商也在积极布局该领域。

无焊剂TCB实现10μm互联间距：K&S认为无焊剂缓解氧化问题，进而可以提升I/O密度及良率；而且认为fluxless TCB未来能够将IO pitch推进到10μm，或将解决大部分HPC问题。