给AI芯片供电，降压的位置为什么这么重要？
半导体产业报告
一段仅0.2毫欧电阻的供电路径，在流过1000A电流时会产生200W的损耗。这意味着电能尚未送达芯片，便已转化为热能。清华大学Yan Lu在ISSCC 2026演讲中指出，AI芯片对低电压、大电流的需求，使得供电路径上微小的电阻也会引发显著损耗。将末级降压模块移至芯片附近可缩短大电流路径，但同时也对电源的动态响应能力及电感、电容的空间布局提出了更高要求。
200W损耗，从哪里省
在传统平面供电方案中，转换器先降低电压，再通过板上横向路径向芯片供电。由于电阻损耗与电流平方成正比，即使路径电阻仅为0.2毫欧，1000A的大电流也会导致200W的损耗。
垂直供电方案改变了这一顺序：先以12V高压在板上进行横向传输，到达芯片下方附近后再完成降压。在输送相同功率的前提下，高电压意味着低电流。在该算例中，横向电流从1000A降至约74A，相同路径电阻下的损耗随之降至约1.1W。
芯片端仍需1000A电流，关键变化在于大电流的起始流动位置。远距离传输由高电压、小电流承担，而大电流则限制在靠近芯片的短路径内。
图注：两种方案的芯片端均为0.75V、1000A；横向路径电阻相同，但流过的电流不同。此为给定参数下的架构算例。
节省的功率取决于原始路径电阻、电流及转换器效率。算例显示，虽然靠近芯片的垂直路径仍有50W损耗，但主要改善发生在横向传输段。
电送到了，还要跟得上负载变化
无论采用平面还是垂直供电，电源必须能够及时响应芯片突发的电流需求。由于电感电流无法瞬间改变，输出电容需填补瞬时缺口，否则输出电压可能下探；反之，负载骤减时电压可能上冲。“瞬态响应”指标衡量的正是电压偏离幅度及恢复时间。
为确保电压下探后仍高于芯片最低工作电压，供电设计需预留余量，涵盖电压纹波、控制精度及建模误差。更稳定的响应能力有助于减少为波动预留的电压空间。
图注：红色虚线代表系统最低供电电压。电压下探、纹波和误差均会占用余量；此为概念示意，非实测波形。
因此，评估电源性能时，不仅要看稳定负载下的转换效率，还需考察其在负载突变时的动态表现。
大电流和快响应，可以分开承担
报告介绍的一款安培级实验原型采用了分工策略：高压侧使用大电感、低开关频率以承担主要功率传输；低压输出侧使用小电感、高开关频率以处理快速负载变化。
在电压相同的情况下，电感量越小，电流变化越快。该设计将快速调节任务交给小电感支路，避免了所有大功率器件工作在最高频率。两部分分别运行在1MHz和20MHz。
图注：蓝色框内的20nH小电感支路负责快速调节，上方两只1μH电感承担较大电流。
这种分工并非在所有负载下都能提升效率。测试数据显示，在12V输入、1V输出条件下，新方案峰值效率约为93.0%，略低于对照方案的93.3%；但在4.5A负载时，新方案效率为87.2%，优于对照方案的86.6%。
图注：红线为新方案，蓝线为对照方案。两条曲线存在交叉，优势随负载变化；图中列出了电感配置差异。
仅比较峰值效率会忽略重载优势，而仅看特定负载点也会遗漏其他工况下的差异。设计方案的选择需综合考量实际负载范围、响应要求及器件配置。
搬近芯片，还要给电容留位置
电源的响应速度与电感、电容的配置密切相关，而将电源置于芯片附近的有限空间内也受限于这些器件的体积。降压级靠近芯片后，不仅要考虑转换器芯片的位置，还需妥善安排被动元件。
一种两级结构示例显示：板上电路先将12V降至1.6V，再由封装内的开关电容电路降至0.8V。后者通过周期性切换电容连接传递能量。两级工作时，接口处均需大电容以稳定电压。
电容在此起到双重作用：部分用于接口处的滤波和缓冲，部分直接参与功率转换，二者均占用宝贵空间。
ISSCC 2026的一项研究提出将两级合并为跨层混合转换器。该结构省去了两级接口处的大电容，利用更多深沟槽电容进行功率转换，仅保留输出端电容。
图注：上图红色COUT1和蓝色CIN1为两级接口处的电容；下图合并结构省去了这两组电容。
此方案展示了减少接口电容的结构思路，但未展开完整的开关时序和控制过程。需注意，这需要重新设计两级间的能量传递，单纯拉近模块距离并不能自动消除这些电容。
评估垂直供电方案时，应追踪大电流的起始流动路径，分析负载突变时的电压变化，并核实电感、电容的物理布局。只有将路径缩短带来的损耗节省与响应能力、器件占用空间综合计算，才能确定该电源方案是否适用于特定芯片。
