先进封装：CoWoS 迭代与国产 AI 芯片的现实约束

当 AI 芯片的比拼从“拼制程”转向“拼封装”，一颗 GPU 能不能顺利出货，已经不取决于单颗芯片的晶体管密度，而取决于能不能在封装里“拼”进足够多的 HBM 高带宽内存与多颗计算核心。

这正是台积电 CoWoS 在过去几年成为全球 AI 算力产业链“最后一道闸门”的原因。而这道闸门，恰恰是国产 AI 芯片眼下最难迈过的一关。

这篇文章用一条清晰的主线讲透三件事：CoWoS 到底迭代到了哪一步、为什么它是 AI 芯片的胜负手、以及国产 AI 芯片在先进封装上究竟被卡在哪里。

01 为什么说先进封装成了 AI 芯片的胜负手

过去二十年，CPU 时代的性能竞争围绕单核算力和制程微缩展开。但 AI 大模型时代完全不同——GPU 和 AI 加速卡是典型的“内存墙”受限架构，模型参数要在极短时间内被反复读写，芯片性能越来越取决于算力核心与 HBM 之间的数据搬运带宽，而不是单纯靠逻辑晶体管数量。

一颗现代 AI 加速卡，要在同一封装里集成一颗（或多颗）大计算核心与 6 到 12 颗 HBM 内存。如果还用传统 PCB 板级互联，信号在基板上走长距离会带来严重的功耗、延迟和信号完整性问题；只有把计算核心与 HBM 并排放在一块高密度中介层上，才能在毫米级距离内拉出高速走线，实现 TB/s 级带宽。这正是 2.5D 封装——也就是 CoWoS——成为 AI 芯片刚需的根本原因。

与此同时，摩尔定律在放缓：逻辑制程每推进一代，研发和建厂成本指数级上升，单代性能提升却在收窄。当“拼制程”边际收益递减、边际成本陡增，业界自然把性能增长的来源转向“拼封装”——把多颗已验证的 die 拼在一起，用先进封装弥补单颗芯片微缩放缓带来的缺口。

台积电的官方定位已经讲得很清楚：CoWoS 负责 scale-up（多 die 横向集成加 HBM），SoIC 负责 scale-in（die 纵向堆叠）。封装不再是后段“封装测试”环节，而是与前道制程并列的性能平台。这就是整个行业战略重心转移的注脚。

02 CoWoS 十年迭代：尺寸越做越大，堆叠越做越密

CoWoS（Chip-on-Wafer-on-Substrate）最早由台积电为早期大尺寸 GPU 开发，如今已从单一的硅中介层路线，演化为 -S / -L / -R 三条路线并行，再叠加 SoIC 与 System-on-Wafer，构成一张覆盖横向集成与纵向堆叠的完整技术版图。

CoWoS-S（硅中介层）是最早的量产主力，用整片硅中介层内嵌 TSV 和 RDL，把逻辑 die 与 HBM 并排埋置其上，互连密度最高。但单片中介层受光刻掩模尺寸硬限制，最大约 3.3 倍 reticle（约 2700 平方毫米），超过就得换路线。A100、H100、AMD MI300 都出自这条线。

CoWoS-L（本地硅互连）是超大尺寸的主力路线。它用 RDL 有机中介层做基底，只在 die 与 die、die 与 HBM 需要高速短距互连的位置嵌入式埋入小块硅桥（LSI），解决了大尺寸硅中介层面积和良率双双触顶的难题。2024 年量产 3.5 倍 reticle，2026 年量产 5.5 倍 reticle，NVIDIA 的 Blackwell（B200/GB200）和 Vera Rubin 都押注在这条线上。

CoWoS-R（RDL 中介层）走成本路线，以重布线层替代硅中介层，本质是 fan-out 工艺向大尺寸多 die 场景的延伸，适合网络交换和成本敏感的 AI ASIC——AWS 的 Trainium 就采用这条线。

往更前沿看，SoIC 用铜对铜混合键合做纵向 3D 堆叠，3nm 堆叠已于 2025 年量产，互连节距从 6 微米向 4.5 微米演进；System-on-Wafer 则把整片 12 寸晶圆直接做异构集成，突破单封装尺寸上限。2029 年的 14 倍 reticle CoWoS 与 40 倍 reticle SoW，是下一个关键里程碑。

纵观十年演进，主线非常清晰：尺寸越做越大、堆叠越做越密、成本越压越低。每一代都在回应同一个需求——在制程微缩空间收窄的约束下，把更多计算和存储在封装层面“拼”到一起。

03 产能两年翻 8 倍，依然一卡难求

先进封装的紧张，首先体现在产能上。据供应链口径，CoWoS 月产能从 2023 年底约 1.5 到 2 万片，扩到 2025 年底约 7 到 7.5 万片，2026 年底上修到约 12.7 到 14 万片，2027 年底规划不低于 20 万片——两年扩张约 8 倍。台积电官方也给出定性指引：2024、2025 年 CoWoS 产能每年翻一番，并直言“供不应求，2026 年已全部售罄”。

客户结构高度集中。据摩根士丹利等机构口径，2026 年 NVIDIA 一家占用约六成 CoWoS 产能，全年约 80 到 85 万片；博通约占 15%，主供 Google TPU、Meta MTIA、OpenAI Titan；AMD 因产能不足被迫把约一半订单外包给日月光、矽品和 Amkor——这在 CoWoS 历史上几乎没有先例，可见缺口之深。

更关键的是，CoWoS 和 HBM 构成了“双瓶颈”。HBM 产能 2026 年已被长约锁定，SK 海力士全年产能早已售罄；HBM4 良率仍低于上一代，且需要更多热压键合（TCB）设备，交期长达 12 到 18 个月。而 HBM 晶圆送到台积电后，仍要排队等 CoWoS 产能。

这意味着，即便一颗 AI 芯片设计完成、HBM 颗粒备妥，若没排上 CoWoS 产能，整卡依然无法出货。封装环节，已经成为 AI 算力供给真正的“最后一道闸门”。

04 国产 AI 芯片的三重硬约束

对国产 AI 芯片而言，“现实约束”四个字，落在三个相互叠加的硬瓶颈上。

第一重，是先进制程。7nm 及以下逻辑制造高度依赖中芯国际的 N+1/N+2 工艺，但其绝对产能与良率从未官方披露，规模远小于台积电，是国产 AI 芯片规模化的硬约束。市场传闻昇腾 910B/910C、思元 590/690 均由中芯 N+2 生产——但须特别注意，寒武纪官方曾发公告，否认“2026 年交付 50 万颗加速器”等报道为不实信息，这些传闻须以公告为准。

第二重，是先进封装。国内在硅中介层 2.5D 上已具备量产能力——盛合晶微（中芯国际与长电合资）是中国大陆量产最早、规模最大的 TSV 中介层 2.5D 封装企业，大陆市占约 85%；长电科技 XDFOI 系列已量产。但在大尺寸 reticle 突破、玻璃基板、混合键合 3D 堆叠等下一代技术上，仍处研发或小批量阶段，产能规模与台积电差距仍达约一个数量级。

第三重，也是更紧的，是 HBM。2024 年 12 月美国新规后，高端 HBM3/HBM3E/HBM4 对华直接供货基本被切断。国产主力芯片仍停留在 HBM2/HBM2e，与海外存在约 1 到 2 代差。长鑫存储的 HBM3 尚在送样、小批量试产前阶段；华为在昇腾 950 上合封自研 HiBL/HiZQ HBM，是国内首个量产自研 HBM 的路线。

三重约束叠加的结果是：国产 AI 芯片单芯片成本显著高于海外同类，只能通过系统级创新摊薄。

05 约束不等于停滞：国产的突围路径

面对三重约束，国产产业界已经演化出一套与海外不同的生存策略。

用超节点弥补单芯片差距。华为以“超节点加集群”聚合大量单芯片的算力与显存，910C 超节点已部署超 1000 套，950 超节点单柜 64 卡、支持 1024 卡互联；寒武纪、摩尔线程、燧原、昆仑芯、海光也纷纷跟进万卡集群方案。系统级创新，是当下最现实的补齐路径。

用成熟制程换供应链安全。沐曦 C600 没有硬挤 7nm，反而在中芯南方 12nm 成熟产线规模量产，配合 Chiplet 设计，据产业链称良率突破 92%，构建了设计—制造—封测的全国产闭环。这是“去美化”供应链的标杆案例。

用 GDDR 绕开 HBM。摩尔线程 S 系列采用 GDDR6 而非 HBM，规避 HBM 管制和 2.5D 封装门槛，代价是显存带宽远低于 HBM，更适合图形、推理和中小模型训练。

用 Chiplet 提升良率。壁仞 BR100、寒武纪思元 690、昇腾 910C、沐曦 C600 都采用多 die 设计，目的是突破 reticle 限制、缩小单 die 面积、提升良率。

自研 HBM 谋长远。华为从昇腾 950 起，分低成本推理与高性能两档自研 HBM，是国内 AI 芯片厂中首个大规模量产自研 HBM 合封路线。

这些路线在单芯片峰值性能上或许仍落后于 NVIDIA 的新世代平台，但在可控、可量产、可交付的维度上，正在构筑一条独立于全球主链的平行能力。

06 真正的软肋：不在封测厂，而在上游设备与材料

值得注意的是，国产先进封装的短板并不在 OSAT 组装环节本身。长电科技、通富微电、盛合晶微已形成第一梯队，华天、甬矽紧随其后，并在 2025 到 2026 年掀起近 350 亿元的扩产潮。

真正的卡点，在上游。高端热压键合（TCB）设备由荷兰 Besi、美国 K&S、日本 Shinkawa 等供应，受出口管制影响供货受限，国产化率仅约 5.7%，是所有先进封装设备中国产化率最低的环节之一；FC-BGA 载板最高层数落后海外约 1 到 2 代；ABF 积层绝缘膜被日本味之素垄断约 90%。

所以，近 350 亿元扩产潮解决的是“封装厂有没有产能”的问题，而设备与材料的国产化，才能解决“产能是否自主可控”的问题。

07 结论：一场全链条的系统工程

国产 AI 芯片在先进封装上的突围，不是一次单点突破，而是一场需要同时打通“晶圆制造—封装产能—HBM—设备—材料”全链条的系统工程。短期看系统级创新，中期看中芯产能、长鑫 HBM、TCB/ABF 国产化三大变量，长期看与台积电在下一代混合键合与硅光时代的动态赛跑。

现实约束是真实的，但约束边界，正在被工程化投入一寸一寸地往前推。这正是“现实约束”四个字的完整含义。