AI和HPC

2026-09-28

导读：在现代计算机和服务器体系中，PCI Express（PCIe）总线就像连接 CPU、显卡、固态硬盘（SSD）和

在现代计算机和服务器体系中，PCI Express（PCIe）总线就像连接 CPU、显卡、固态硬盘（SSD）和加速卡之间的高速公路网络。随着人工智能（AI）、高性能计算（HPC）和云计算对数据吞吐量的需求爆发式增长，PCIe 6.0 规范应运而生。

相比上一代 PCIe 5.0，PCIe 6.0 在保持完全向下兼容的同时，再次实现了传输速率与带宽的翻倍。它是如何做到的？背后有哪些核心技术突破？

一、核心指标：性能再翻倍

原始数据速率：从 PCIe 5.0 的 32.0 GT/s 提升至64.0 GT/s。

最大双向带宽：在标准的 x16 配置下，传输带宽最高可达256 GB/s（单向 128 GB/s），几乎可以在一秒钟内传输几百部高清电影。

延迟体验：在大幅提升吞吐量的同时，继续维持极高的超低延迟特性。

二、四大关键技术变革

为了在物理极限边缘将传输速率提升一倍，PCI-SIG（PCI 规范制定组织）在 PCIe 6.0 中引入了多项重大架构变革：

1. PAM4 编码：从“二进制”迈向“四进制”

此前数代的 PCIe 技术一直采用不归零制（NRZ）信号调制，即在一个时钟周期内只传输 0 或 1 两个电平状态（1 个 bit）。

PCIe 6.0 首次引入了脉冲幅度调制 4 电平（PAM4）技术：

利用 4 个不同的信号电平（00、01、10、11），在单个时钟周期内可同时传输2 个 bit的数据。

优势：无需将信号频率提升到无法承受的物理极限，即可在相同时间内将数据传输量翻倍。

2. FLIT 模式：基于“流量控制单元”的架构重构

由于引入了 PAM4，传统的变长数据包（TLP）解析变得过于复杂。PCIe 6.0 全面转向基于 Flit（Flow Control Unit，流量控制单元）的帧格式：

数据被分割并打包成固定大小的 Flit 进行传输。

统一的包布局极大简化了硬件逻辑处理，降低了传输延迟，并为新特性的引入奠定了基础。

3. 轻量级 FEC + CRC：解决误码率痛点

PAM4 虽然提升了带宽，但由于电平间隔变小，噪声容限随之降低，信号极易产生误码。

轻量级 FEC（前向纠错）：在数据包中加入少量的冗余纠错码，接收端能够实时检测并自动修正常见的随机误码，无需频繁请求重传。

CRC（循环冗余校验）：与 FEC 协同工作，负责校验整体数据的完整性。

结果：在极低延迟消耗前提下，完美缓解了 PAM4 带来的高误码率风险。

4. L0p 低功耗状态：按需分配能源

随着传输速率的飙升，功耗控制变得至关重要。PCIe 6.0 引入了全新的L0p 低功耗管理模式：

允许系统在数据传输负载较低时，动态关停部分通道（Lane），而无需中断整个链路连接。

当需要高速传输时，可以瞬间恢复所有通道，极大优化了能耗比。

三、生态兼容：无缝向前迈进

对于硬件厂商与消费者而言，PCIe 6.0 延续了 PCIe 家族优良的向下兼容性：

PCIe 6.0 设备可直接插在 PCIe 5.0/4.0/3.0 的插槽上运行，反之亦然（速率自动向下协商）。

硬件架构师在不需要更换全套生态和协议框架的前提下，就能轻松实现产品升级。

四、应用场景与展望

PCIe 6.0 的核心主战场集中在数据密集型领域：

AI 与机器学习（AI/ML）：解决大模型训练与推理过程中，GPU 与 CPU 或分布式节点间庞大的参数同步瓶颈。

云数据中心与高性能计算（HPC）：配合 CXL 协议实现跨节点的内存共享与高速互连。

下一代高速网络与存储：支持 800G/1.6T 网络接口卡（NIC）以及 PCIe 6.0 企业级 NVMe SSD 的全力输出。

PCIe 6.0 不仅是一次速率上的量变，更是 PCIe 协议诞生二十年以来架构变革最大的一次质变。它为未来数年高性能计算硬件的发展搭建了坚实底座。

【声明】内容源于网络

AI和HPC

聚焦 AI HPC 前沿，为科研人员、工程师、技术爱好者深度剖析领域核心知识与实战技术。从算法优化到硬件架构，精准推送一手资讯，助您紧跟行业脉搏，解锁高效创新密码。

内容 7

粉丝 0

AI和HPC 聚焦 AI HPC 前沿，为科研人员、工程师、技术爱好者深度剖析领域核心知识与实战技术。从算法优化到硬件架构，精准推送一手资讯，助您紧跟行业脉搏，解锁高效创新密码。

总阅读72

粉丝0

内容7

速度翻倍！一文读懂 PCIe 6.0 核心技术与技术革新

一、 核心指标：性能再翻倍

二、 四大关键技术变革