大数跨境
首页
>
AI封装越做越大，面板级工艺先要过良率这一关
>

AI封装越做越大，面板级工艺先要过良率这一关

AI封装越做越大，面板级工艺先要过良率这一关 半导体产业报告
2026-09-17
15
导读：同一块100×100mm封装，300mm晶圆上未计良率时只能排1个，510×515mm面板上可排16个；面积放大以后，翘曲和对准误差也会被一起放大。
在 100×100mm 的封装尺寸下，300mm 晶圆未计良率时仅能排布 1 个单元，而 510×515mm 面板可排布 16 个。然而，面积放大的同时，基板翘曲与对准误差亦随之倍增。
AI 加速器将 GPU、HBM、光引擎及多芯粒集成于单一封装，推动基板尺寸不断扩张。大型封装导致晶圆利用率下降，单片产出减少，面板级封装因具备更高的排布密度而显现出成本优势。
但大尺寸面板并非天然等同于低成本。基板弯曲会导致芯粒偏移，高密度重布线层（RDL）更增加了图形对准难度。面板级封装能否承载 AI 大封装需求，关键在于其单位数量优势能否突破良率瓶颈。

01| 封装尺寸激增，晶圆产能面临瓶颈

大型模型驱动计算、内存与互连技术向同一封装汇聚。技术路线图显示，CoWoS 基板正从 80×80mm²演进至 100×100mm²乃至 120×150mm²；远期规划更包含超 40 倍光罩尺寸、集成 60 颗以上 HBM 的 300mm SoW-X 构想。前者为已披露规格，后者属技术研发方向。
随着封装尺寸扩大，晶圆边缘损耗、单片产出数及单位成本敏感度显著提升。510×515mm 面板在排布数量上优势明显：8×8mm 单元可从 975 个增至 3136 个，50×50mm 从 16 个增至 64 个，100×100mm 则从 1 个跃升至 16 个。需注意的是，上述数据未计入良率，实际成本降幅不会简单等同于倍数关系。
面板在容纳更多封装的同时，也将每一处微小的偏移与形变效应放大，对制程控制提出更高要求。

02| 面板级封装的核心价值：大尺寸下的单位经济效益

AI 推理需求推动 KV cache 与可扩展内存向计算芯片靠拢。扇出型面板级封装（FO-PLP）成为承接更大计算与内存平台的关键载体，并为 CXL、光互连预留空间。然而，封装面积扩大后，内存、I/O 与电源布局相互制约，任一环节失配均可能抵消面积红利。带宽、功耗与成本的最终兑现，仍需具体封装方案验证。
面板化价值不仅在于面积扩容。芯粒间短互连可缩短信号路径，RDL 支持更高密度 I/O。部分厂商将 FO-PLP 定位为 UCIe 芯粒系统中硅中介层的低成本替代方案。但这仅是特定场景下的定位，高性能封装仍需整合电源、光波导、无源器件及散热结构，无法单纯依靠省略硅层实现系统优化。
佐治亚理工展示的 200×200mm 玻璃基板仅为初步样品。其技术路线旨在将玻璃封装推向 500×500mm，芯片 I/O pitch 从 20μm 缩至 1μm，RDL pitch 降至 1μm 以下。随着玻璃面积扩大，光波导、嵌入芯粒、供电网络与热管理路径将同步集成于基板之中。

03| 芯粒贴装后，良率挑战始于线宽精度

大面板 RDL 制造需克服三类误差：拾取贴装导致的芯粒或桥片偏移、异质材料热历程引发的基板翘曲，以及大尺寸封装所需的光罩拼接（reticle stitching）。任何微米级偏差落在精细线距上，都将压缩对准窗口。
数字光刻技术通过精细化对焦与校正应对挑战：小曝光场自动补偿面板起伏，动态校正追踪桥片、基板与细线的套准偏差。该技术可缓解制造过程中的局部形变，但无法消除材料本身的热膨胀效应。
应用材料展示的高密度 RDL 样品已实现 1μm 线宽/间距，并配套 2μm 通孔与 3μm 焊盘。若仅缩小线距而通孔与焊盘尺寸停滞，整体布线密度仍将受限。因此，面板化进程需统筹优化整条尺寸链，而非单一提升光刻分辨率。
  • 芯粒精准贴装是后续 RDL 对准的基础基准；
  • 抑制基板翘曲是为自动对焦保留足够工艺余量的前提；
  • 通孔、焊盘与线距协同微缩，方能真正提升布线密度。

04| 大尺寸面板需实现电、热与制造的闭环协同

玻璃基板上的 2.5D 与 3.5D 组装演示已覆盖 20μm、5μm 等不同 pitch，并通过介电材料填充芯片与基板间隙。测试涵盖接触电阻与剪切力，表明材料、键合工艺与机械可靠性需同步达标，但目前尚未完成完整 AI 封装的量产验证。
芯粒密度越高，内部散热越困难。AlN 芯粒封装材料导热率超 100W/(m·K)，热膨胀系数接近硅且具电隔离特性，支持芯粒间隙大于 100μm 的封装结构。这指向明确分工：RDL 负责信号与电源传输，封装材料承担散热与结构完整性保障。
MKS 将互连扩展要素整合于同一视图：RDL、ABF 积层板、微凸点、TSV 及 Cu-Cu 混合键合的 pitch 各不相同。AI 封装性能非由单一层级决定，电流、热量与高速信号需贯穿所有层级，制造端必须确保每层的均匀性与缺陷率可控。

结语：面板级封装的本质是良率升级而非面积替代

面板为 AI 封装带来的首要收益是在更大基板上提升产品排布数量；真正的挑战在于，如何确保每条细线、每个通孔、每颗芯粒在大面积面板上保持一致性。随着面积持续扩张，封装厂的核心竞争力将不再局限于提供更大载体，而是具备将对准精度、翘曲控制、RDL 制程、散热管理与检测能力全面整合并压入良率窗口的系统工程实力。
【声明】内容源于网络
0
0
半导体产业报告
1234
内容 611
粉丝 1
半导体产业报告 1234
总阅读34.7k
粉丝1
内容611