上交会·信息站 | 集成电路领域动态信息简报（2026年9月7日-9月13日）

9月8日，Qualcomm宣布与Amazon建立跨多代产品周期的合作，共同开发面向AWS大型AI数据中心的定制芯片，重点服务AI推理，同时合作开发最高延伸至1.6T及后续更高速率的光互连方案。双方合作并不仅停留在一款芯片上，而是覆盖计算、SerDes、光学DSP以及芯片设计等多个环节。Qualcomm还计划进一步利用AWS和Amazon Bedrock支持电子设计自动化，希望缩短芯片研发周期。另据公开披露，此次合作还配套Amazon购买Qualcomm股票的认股权证安排，使双方利益绑定更加长期化。

当前AI数据中心大量采用通用GPU，好处是软件生态成熟、适配范围广，但当AWS、Google、Meta等企业的AI业务达到足够大规模后，为特定负载设计专用ASIC就可能获得更好的成本和能效。尤其在AI推理阶段，芯片要反复执行已经训练完成的模型，对内存带宽、数据搬运和单位Token成本非常敏感。与此同时，数万颗AI芯片组成大型集群后，芯片之间如何高速交换数据又成为新的瓶颈，因此计算芯片和1.6T光互连被放进同一个合作框架并非偶然——未来AI基础设施竞争正在从“单颗芯片有多快”转向“整个机架和数据中心运行得是否高效”。

这笔合作也意味着Qualcomm正在明显突破传统移动芯片边界。过去高通最具代表性的业务是手机处理器和通信芯片，如今其计算、SerDes和光互连能力正在向云端数据中心延伸。对于产业链而言，大型云厂商增加定制芯片比例，将继续扩大AI ASIC设计服务、Chiplet、高速SerDes、光学DSP、硅光、先进封装以及系统集成需求。未来AI数据中心可能越来越不像简单采购标准GPU服务器，而更像根据自身业务负载定制的一套计算基础设施，这将给具备芯片设计和高速互连能力的企业打开新的市场空间。

原始链接：

https://investor.qualcomm.com/news-events/press-releases/news-details/2026/Qualcomm-Announces-Multi-Generational-Product-Collaboration-with-Amazon-to-Build-Next-Generation-AI-Data-Center-Infrastructure/default.aspx

9月9日，美国模拟芯片龙头Analog Devices（ADI）宣布，以13.5亿美元现金收购Alif Semiconductor，并可能根据后续条件追加最高2亿美元或有对价。Alif主要开发面向边缘AI的高能效MCU和融合处理器，产品已经实现实际出货，并进入消费电子和工业客户。ADI明确表示，此次交易的目标是强化其所谓的“Physical Intelligence”能力，将自身长期积累的传感、信号处理、电源、连接技术与Alif的数字计算和AI处理能力整合起来，覆盖工业、机器人、能源、数字健康和可穿戴设备等市场。

传统模拟芯片与AI为什么会走到一起？现实世界中的AI系统首先需要“看懂”物理信号。机器人要读取摄像头、运动、压力和位置传感器，医疗设备需要获取心电、生理信号，工业设备则不断产生温度、振动、电流等数据。模拟芯片负责把这些真实世界信号准确采集并转换成数字信息，而AI处理器负责进一步识别、判断和决策。过去这两个环节往往由不同芯片分别完成，但随着机器人、可穿戴设备和智能工业终端越来越强调低延迟、低功耗和本地处理，“感知+计算+控制”开始向一套系统甚至一颗SoC内部融合。Alif的AI原生处理器正好补齐ADI在数字计算端的能力。

因此，这笔收购反映出的并不是单纯的半导体行业并购，而是边缘AI芯片架构正在发生变化。未来大量AI应用不会全部运行在云端，而是直接进入机器人、电机、仪器仪表、医疗设备和可穿戴终端。对于这类设备，真正重要的往往不是单独拥有一个高算力NPU，而是传感器采集、模拟信号处理、MCU、AI推理、连接和电源管理能否协同工作。随着传统模拟芯片厂商向数字处理延伸，“AI+模拟半导体”可能成为新的整合方向，也会推动边缘AI SoC、智能传感器和机器人控制芯片市场进一步扩张。

原始链接：

https://www.analog.com/en/newsroom/press-releases/2026/9-9-2026-adi-to-acquire-alif-semiconductor.html

9月8日，韩国ASIC平台企业SEMIFIVE宣布，为HyperAccel开发的大语言模型推理加速器Bertha正式进入量产。这款芯片采用Samsung Foundry 4nm工艺，芯片面积超过500平方毫米，是典型的“Big Die”大型芯片，也是SEMIFIVE首次利用Samsung 4nm先进制程开展大规模量产项目。SEMIFIVE表示，随着HyperAccel后续服务部署扩大，预计还将形成追加采购订单。相比公布一款芯片设计或者完成流片，进入量产意味着产品开始接受良率、封装、测试、成本和稳定供货能力的综合检验。

芯片面积越大，在同一块晶圆上能够切割出的芯片数量越少，而且只要其中某处出现制造缺陷，整颗芯片都可能报废，因此大芯片对设计验证、制造良率、散热和封装提出更高要求。AI推理芯片为了容纳大量计算单元、高速接口和片上存储，往往需要更大的芯片面积。Bertha面向大语言模型推理，目标不是训练一个模型，而是在模型训练完成以后快速、高效地生成结果。随着聊天机器人、智能体和企业AI应用大量上线，推理工作量可能比模型训练更加持续，也因此吸引越来越多专用ASIC进入市场。

这次量产更值得关注的是背后的产业组织方式。SEMIFIVE本身并不是晶圆制造厂，而是帮助客户完成架构设计、验证、物理实现、封装测试并连接晶圆代工厂的ASIC平台企业。这种模式降低了AI企业自己组建完整芯片团队的门槛。未来随着云厂商、AI企业甚至大型行业用户希望开发自己的专用芯片，“设计平台+晶圆代工+IP+封装测试”的协作模式可能更加普遍。韩国依托Samsung Foundry发展本土AI ASIC生态，也说明AI芯片竞争正在从少数通用GPU产品，逐渐扩展到针对不同模型和业务需求定制的大量专用处理器。

原始链接：

https://www.prnewswire.com/news-releases/semifive-commences-mass-production-of-hyperaccels-llm-ai-inference-accelerator-bertha-on-samsung-4nm-spurring-growth-momentum-302871908.html

9月8日，Arm发布第二代移动终端计算子系统CSS for Mobile 2，面向下一代智能手机和边缘AI设备。新平台集成Arm C2 CPU集群、Mali G2-Ultra NX GPU、SI L2系统互连以及软件和开发工具，重点针对Agentic AI和AI原生图形进行系统级优化。其中，Mali G2-Ultra NX首次进一步强化专门的神经加速能力，使AI能够直接参与图形生成和图像重建；C2 CPU集群则通过新的计算单元提高本地AI执行能力。

过去谈手机AI，市场经常关注NPU有多少TOPS，但智能体AI真正运行起来，并不是把一个模型丢给NPU就结束。一个手机Agent可能要理解用户指令、读取本地信息、调用多个App、规划操作步骤，同时处理语音、图片和网络服务。这些任务会同时使用CPU、GPU和专用AI计算单元，还需要不断在不同处理器之间移动数据。因此，Arm这次强调的是“计算子系统”：不再只提供一颗更快的CPU或GPU，而是让不同计算引擎围绕同一类AI工作负载协同运行。神经图形也是类似逻辑，AI可以帮助GPU补充画面细节、生成中间帧，在有限功耗下实现更高质量的移动图形。

这意味着端侧AI的竞争标准正在发生变化。下一阶段智能手机并不只是增加一个更大的NPU，而是需要重新优化CPU调度、GPU图形、内存带宽、系统互连和软件工具链。对于芯片厂商而言，谁能够提供更成熟的系统级平台，谁就更容易帮助终端厂商缩短SoC开发周期。更重要的是，这套架构并不局限于手机，未来还可能扩展至XR、机器人、智能摄像头和其他边缘设备。随着Agent从云端走向终端，低功耗CPU、神经图形、存储和高速互连都可能获得新的需求增量。

原始链接：

https://newsroom.arm.com/news/arm-css-for-mobile-2-agentic-ai-mobile-graphics

9月8日，Quantinuum宣布在其商用Helios离子阱量子计算机上完成Helix量子纠错架构的实验验证，覆盖逻辑存储、逻辑计算以及不同纠错编码之间的逻辑纠缠等关键环节。其中，在连续20轮纠错综合征提取实验中，Helix实现每量子比特、每轮4.6×10⁻⁵的错误率，而且没有采用“后选择”——即不是运行结束后剔除表现较差的数据。Quantinuum表示，根据其对既有文献的梳理，这一指标达到世界纪录水平。实验还实现每个Clifford逻辑门2.8×10⁻⁴的错误率，相比Helios底层物理双量子比特Clifford门错误率改善4.28倍，为其下一代Apollo大规模容错量子计算机验证了重要技术路径。

量子比特非常脆弱，环境噪声、控制误差甚至极小的外界扰动都可能让计算结果出错，因此今天的量子计算机即使拥有越来越多量子比特，也很难连续执行规模非常大的算法。量子纠错的核心思路，是利用多个容易出错的“物理量子比特”共同编码一个更加可靠的“逻辑量子比特”，并在计算过程中持续发现和修正错误。但问题在于，传统纠错方案往往需要大量额外量子比特和复杂操作，相当于为了保护一个有效量子比特付出非常高的硬件成本和计算时间。Helix利用Quantinuum离子阱量子比特可以重新排列和灵活连接的特点，引入多种纠错编码和更高效的逻辑门操作，目标就是同时减少所需物理量子比特数量和计算时间，也就是降低量子纠错的“时空开销”。([量子合成][2])

因此，这项进展真正重要的地方，并不是又刷新了一个单项错误率数字，而是量子纠错正在从分散的实验指标走向一套可以支撑实际计算的系统架构。未来大规模容错量子计算要处理药物设计、材料模拟、密码分析等复杂问题，需要连续执行数量巨大的量子操作，单纯增加量子比特数量并不足够，必须同时解决逻辑量子比特、实时纠错、控制系统和系统扩展问题。Helix已经在客户实际使用的商业硬件上完成验证，也意味着量子计算产业下一阶段的竞争可能越来越集中在“每个有效逻辑量子比特需要多少物理资源”和“能够稳定运行多少次有效计算”上。由此还将进一步带动量子控制电子、纠错解码器、专用芯片、激光与光学器件以及软硬件协同系统的发展。

原始链接：

https://www.quantinuum.com/blog/helix-a-new-architecture-for-enterprise-scale-fault-tolerant-quantum-computing