就在2026年9月，OpenAI发布了GPT-6 Astra，其重点演示了一个让电子工程师群体五味杂陈的场景：模型像一名新人工程师一样操作KiCad，看原理图、放元件、连铜线、跑基础流程，从元器件摆放到线路规划一气呵成。配套宣传中有一句话刺痛了不少从业者——“PCB布局是电子设计里典型的手工瓶颈”。
几乎同一时间，国产EDA企业芯和半导体联合联想集团，在DAC 2026展会上发布了PCB研发从设计到仿真验证的全流程AI设计闭环。这一模型已落地联想AI PC主板的实际研发，据称，其建库效率提升50%以上。Cadence则推出了全球首个面向PCB与先进封装的Agentic AI平台AuraStack，宣称可将设计生产力提升15倍。
及至此时，PCB设计的门槛，正在被大模型实实在在地削低。一个问题随之浮现：智能硬件的大爆发，是否已经触手可及？
设计端：从“数周”到“数小时”
之前，PCB设计的门槛有多高，硬件工程师最有体会。2至4层的简单板考验的是熟练度，而8层以上的高速高频板则涉及数千个元器件、上万条信号走线，同时受制于电磁兼容、热管理、制造工艺等多重约束，传统人工设计动辄耗时数周甚至数月，且高度依赖资深工程师的经验。
而AI，正在改变这一格局。来自主要EDA厂商和初创公司的AI驱动工具，通过自动元件放置、布线优化和实时DFM检查，在标准消费电子板型上实现了40%至50%的设计周期缩短。Cadence的AI布线器使用在数百万成功布线网络上训练的强化学习模型，能够以阻抗感知方式布线差分对，在布线拥塞发生前做出预测。Siemens报告称，AI辅助布线使高速数字设计的迭代次数减少了40%至60%。
更具指标意义的是，东莞深根宁极公司开发的CircuitSage——全球首个可实现8层及以上复杂电路板自动化设计的AI Agent，宣称可将PCB设计周期缩短80%。这类工具瞄准的恰恰是传统设计流程中最昂贵的环节：高层板的布局布线。
对创客和小型硬件团队而言，变化更为直接而敏感。有工程师实测，用GPT-6 Astra跑通STM32最小系统或ESP32小板，AI出原理图、摆放、走线、DRC零错误，已经能省下一到数小时的人工。嘉立创将PCB单次打样成本从数千元降至数十元，交付周期从数周压缩至最快12小时，配合AI辅助设计工具，硬件创业的“第一块板”从未如此容易获得。
但“画得出”不等于“造得出来”
GPT-6的演示引发了大量关注后，华秋与凡亿教育联合进行了一次实测：他们删除了KiCad官方案例板的已有走线和铺铜，让GPT-6 Astra通过Codex调用KiCad和FreeRouting完成布线。结果发现，GPT-6并没有完全自主完成底层布线算法，真正执行布线计算的是FreeRouting，GPT-6主要承担任务理解、流程组织和工具调用的角色。在同一块板上，GPT-6加Codex的方案与单独使用FreeRouting的结果较为接近。
这一测试说明了一个关键问题：当前AI在PCB设计中的角色，更接近“智能调度者”而非“设计理解者”。凡亿教育技术总监郑振宇指出，真实工业PCB设计远不止“把网络连接起来”，还需要综合考虑阻抗控制、信号完整性、电源完整性、EMC电磁兼容、制造工艺和成本可靠性。第三方电气工程Agent评测EEBench给GPT-6 Astra的准确率约为69.3%，评测方同时强调“演示惊艳不等于工程可量产”。在量产级场景中，AI出的图“能看但不能信”，经常出现缺地过孔、参考平面断裂、去耦不合理、丝印压焊盘等问题。
但设计端的局限，远不是故事的全部。真正制约智能硬件大规模爆发的瓶颈，更多的，本身就是潜藏在制造环节。
一块板子的“工程噩梦”
在2026年7月，半导体研究机构SemiAnalysis就披露过一条震动行业的消息：英伟达Kyber NVL144机架架构遭遇重大延迟，推迟超过12个月至2028年交付。原因直接指向一块关键硬件——PCB中板，英伟达称之为“正交背板”。
这块板子的制造难度堪称极端：采用M9级覆铜板加石英布加PTFE混合材料，层数达78层，由三块26层板压合而成，线宽线距不超过25微米，需满足448G以上SerDes速率下的超高速信号完整性要求。如果沿用传统铜缆方案，单个规模域需要超过2万根线缆，重量增加超过30%，信号衰减严重。正交背板是当前技术条件下为数不多的可行方案，但量产工艺仍不成熟。
该项目可说是PCB制造端困境的一个缩影。国金证券的研报指出，PCB行业属政策、资金、技术密集型，准入门槛极高——制造工艺复杂、跨学科要求高，环保标准严格，头部客户认证周期长、粘性强。随着AI算力从芯片到机架的尺度演进，PCB的技术门槛正在对标半导体封装：CoWoP方案让PCB首次承担类基板功能，GB300服务器PCB层数从10层跃升至20层以上，部分高端型号达34至64层。方正证券在另一份报告中直言，“宣布扩产与真正具备AI算力级别高端产能之间，横亘着一道远比市场预期更深的鸿沟”。
制造端的“物理编译”能力，才是真正的胜负手
PCB设计门槛的降低，客观上会催生更多硬件创意和更快的迭代节奏。具身智能、人形机器人、AI眼镜等领域的硬件创新节奏已经从“按年计”变为“按周计”——一款人形机器人的控制板、传感器布局可能每周甚至每天都需要调整。自变量机器人通过嘉立创的一站式平台，实现了“一周迭代四次”的研发节奏；某机器人客户仅用3个月就完成了5次版本升级。
但创意的加速，并不自动转化为智能产品的爆发。东吴证券在一份研报中提出了一个关键判断：AI developing是AI coding之后下一个重要场景，但AI coding只需要一个Cursor，AI developing需要“Cursor+仓库+工厂”。研报测算2026年AI developing的潜在市场规模达1.89万亿元，但明确强调，纯软件公司没有工厂，纯制造公司缺乏数据和软件能力，同时拥有软件、工厂和数据能力的企业才有能力做好这件事。
这解释了为什么嘉立创选择了一条看似“笨重”的路。它将自身定位为“物理AI编译”系统——模型提供概率答案，真实的工业系统负责把它收敛为可制造、可交付的结果。从自研EDA软件到元器件商城，从PCB制造到PCBA装联，从3D打印到CNC加工，嘉立创把分散的设计与制造能力组织成一套可调用的基础设施，2026年上半年付费用户近98万，处理订单超1163万笔。
这个逻辑的实质是：AI大模型降低了设计端的门槛，但制造端的复杂性并未同步降低。恰恰相反，当硬件创新的节奏加快、迭代频次提高时，对“快速制造、快速验证、快速改版”的柔性制造能力要求反而更高了。能接住这波设计民主化浪潮的，不是最会画板的AI，而是最能把板子造出来的系统。
智能硬件会爆发，但不会是“全面爆发”
最后，让我们又回到最初的问题：PCB大模型的发展会带来智能硬件的大爆发吗？
一个值得注意的中间信号是：AI眼镜。IDC预测2026年全球智能眼镜出货量将突破2368.7万台，杭州光粒科技的AR泳镜上半年销量已达2025年全年水平，同比增长约400%。AI眼镜的PCB需求与AI服务器看似相距甚远，实际上来自同一轮算力产业升级——云端推动高多层PCB和高阶HDI演进，终端推动HDI、FPC、刚挠结合板持续升级。鹏鼎控股作为市场主流AI眼镜的主要供应商，已明确表示AI眼镜的普及将提升高端PCB产品需求。
在我看来，AI眼镜的爆发有一个基本的前提条件：它不需要78层的正交背板。它的PCB需求集中在轻薄高密度方向，与AI服务器的高多层、超高速需求处于不同的技术难度区间。真正能率先受益于设计门槛降低的，恰恰是这些“中等复杂度、高频迭代”的消费级智能硬件——AI眼镜、可穿戴设备、智能家居终端、桌面机器人。
而高端算力硬件（AI服务器、高速交换机）的爆发，又受制于制造端产能和工艺的刚性约束，短期内难以出现“爆发式”增长。英伟达Kyber的延迟已经说明，当PCB的复杂度逼近半导体封装级别时，制造工艺的成熟需要的时间不是月而是年。
因此，一个更准确的判断或许是：PCB大模型带来的不是智能硬件的“全面大爆发”，而是一场结构性的加速。设计门槛的降低让更多创意得以快速验证，制造端的柔性化让“一周四次迭代”成为可能，但真正决定产品能否走向量产的，仍然是制造工艺的成熟度和产能的匹配度。在这场加速中，受益最大的不是那些试图用AI画78层板的公司，而是那些用AI把创意变成第一块板、再通过柔性制造快速迭代到第一百块板的硬件创业者。
设计端的AI降低了“从0到1”的门槛，制造端的柔性能力决定了“从1到100”的速度。智能硬件的大爆发，不会发生在设计工具最好的地方，而会发生在设计与制造衔接最顺畅的地方。