🏆 今日精选（来自 GitHub）
- 项目名称
：LibreVNA - 项目类型
：矢量网络分析仪 VNA（仪器仪表延伸方向，本系列首期覆盖 VNA 类目；与 09-06 期任意波形发生器、09-09 期示波器不同子方向） - 项目链接
：https://github.com/jankae/LibreVNA - 项目图片
：
LibreVNA 主板实物（Rev B6L，顶视）：
一块 PCB 集成全部 RF 前端与数字系统：左侧 Spartan-6 XC6SLX9 FPGA，右上 STM32G431 主控，顶部 Ref In/Ref Out 一对 SMA 与 +5V 输入、USB-C 接口，下边沿两个测量端口 SMA；大块铺铜与蛇形走线用于 RF 隔离。（来源：仓库 Documentation/Pictures 官方实物图）
LibreVNA 上位机界面总览：
Qt6 编写的跨平台上位机（Win/Linux/macOS），右上角一键切换矢量网络分析仪 / 信号发生器 / 频谱分析仪三种模式；窗口由菜单、工具栏、轨迹显示区与可停靠面板组成，支持 Smith 圆图、TDR、瀑布图、眼图等显示与 SCPI 远程控制。（来源：仓库 Documentation/UserManual/Screenshots 官方截图）
- 硬件平台
：Xilinx Spartan-6 XC6SLX9 FPGA + ST STM32G431CB（Cortex-M4）+ 双 MAX2871 PLL/VCO + Si5351C 时钟 + ADL5801/LT5560 混频器 + MCP33131 16-bit ADC - 开源状态
：已提供完整原理图（KiCad 10.0 层次化源文件 11 页 + Eagle 版 PDF）+ Gerber + BOM + 铝屏蔽 STEP；软件完全开源（FPGA HDL + STM32 固件 + Qt6 上位机，GPL-3.0） - 核心亮点
： -
100 kHz~6 GHz 二端口矢量网络分析仪（谐波混频可测到 8 GHz），一台设备三用：VNA / 信号发生器 / 频谱分析仪（RBW 13 Hz~112 kHz） -
双接收机架构：两个端口各有完全独立的接收链，一次扫频同时测 S11+S21（或 S22+S12）；典型动态范围 105 dB（S21，5~2940 MHz），扫速最高 10000 点/秒 -
激励功率 -40~0 dBm 可调（RFSA3714 七位数控衰减，0.25 dB 步进），第一中频 60 MHz、第二中频 250 kHz，末级 16-bit ADC 以 800 kHz 采样第二中频 -
开源彻底度罕见：KiCad 层次化原理图、6 层 RF 板 Gerber（含 4 个内层）、FPGA HDL、STM32 固件、Qt 上位机、用户手册与 SCPI 编程指南全部公开；作者自述单板 BOM 约 200 欧元（不含铝屏蔽） -
仓库 1617★ / 284 fork（GPL-3.0），最新版 v1.6.5（2026-03-06），2026-07-27 仍在提交；AliExpress 有 Hugen 代工的成品整机，作者承诺核心设计永久开源 - 推荐理由
：VNA 是射频工程师手里最贵的仪表之一，商用 6 GHz 二端口机型动辄数万元；LibreVNA 用约 200 欧元的料把 100 kHz~6 GHz、105 dB 动态范围和三种仪器模式做进一块 USB 供电的 PCB，还把 11 页层次原理图、FPGA/固件/上位机全部摊开——这是本系列 20 多期以来射频测量方向的"天花板级"项目，值得每一名硬件工程师精读。
📋 项目简介
LibreVNA 是德国工程师 Jan Käberich（jankae）的第二代开源矢量网络分析仪。第一代（jankae/VNA）只是几块 RF 芯片评估板拼出的原型，本没打算继续做下去；结果社区反响远超预期，在社区成员 Hugen 等人推动下，项目持续演进并被重新设计成集成度更高的一块 6 层 PCB，即今天的 LibreVNA。它的架构思路是"PCB 只做 RF 前端 + 采样，其余全部交给 PC"：板上由 MAX2871 产生 25 MHz~6 GHz 激励（Si5351C 负责更低频段与时钟），经数控衰减、增益块放大后通过双刀 RF 开关矩阵路由到两个测量端口；端口回损用电阻式回损桥（而非定向耦合器）提取，两路接收链各自完成 60 MHz → 250 kHz 两级下变频，16-bit ADC 量化后由 Spartan-6 FPGA 做数字检波，STM32 通过 USB 把原始数据流交给 Qt6 上位机完成校准、显示与计算。除标准 S 参数外，上位机还提供 TDR 时域反射、瀑布图、眼图、去嵌入（de-embedding）、多机级联（Compound Device）等功能，并支持 SCPI 远程控制，可接入 Python/LabVIEW 自动化测试。铝制上下屏蔽罩（STEP 文件公开）扣合后即为完整整机，USB-C 供电即用。
🔧 设备参数
-
主控 FPGA：Xilinx Spartan-6 XC6SLX9-2TQG144（9152 LUT），负责 RF 寄存器时序、ADC 同步采样与数字检波；比特流存于 W25Q16 SPI Flash，USB 即可升级，无需 JTAG -
主控 MCU：ST STM32G431CB（Cortex-M4 @170 MHz），管理扫频调度、数据预处理与 USB 通信 -
激励源：<25 MHz 由 Si5351C 直接输出；25 MHz~6 GHz 由 MAX2871 小数 N PLL/VCO 合成，后接 RFSW6042 SP4T 开关切换的低通滤波器组抑制谐波 -
功率控制：RFSA3714 七位数控步进衰减器（0.25 dB 步进）+ TRF37A73 6 GHz 增益块，输出 -40~0 dBm（上限随频率下降） -
端口结构：双端口 + 双独立接收机；端口匹配用电阻式回损桥（宽频带、易实现），端口间串联两级 RF 开关提高隔离 -
接收链（×3，Port1/Port2/参考接收机）：两级下变频（1.IF=60 MHz，2.IF=250 kHz），ADL5801/LT5560 有源混频器，THS4521 全差分放大器驱动 MCP33131D-10（16-bit、1 Msps 差分 SAR ADC） -
频率基准：26 MHz TCXO，可外接 10 MHz 参考并输出 Ref Out，便于与实验室频率基准同源 -
中频带宽：10 Hz~50 kHz（VNA 模式 IFBW 口径）；扫速最高 10000 点/秒（50 kHz IFBW）；频谱仪模式另用分辨率带宽（RBW）13 Hz~112 kHz 描述，两者是不同口径的参数 -
模式：矢量网络分析仪（S11/S21/S12/S22）、频谱分析仪（最大输入 -5 dBm，相噪 -103 dBc/Hz @1 GHz/10 kHz 偏移）、信号发生器（-40~0 dBm） -
供电：USB-C（或 +5V DC 插座），无外部电源需求 -
PCB：6 层板（F/B + 4 内层），上下铝屏蔽罩（STEP 可 3D 打印/钣金加工），Gerber/坐标文件齐备 -
上位机：Qt6（Win/Ubuntu/macOS），SCPI over USB/TCP，多机级联扩展端口数 -
开源协议：GPL-3.0（硬件与软件统一）
🎯 项目背景
作者 Jan Käberich 最初只是用几块自制 RF 芯片评估板练手，搭出第一代 VNA 原型（jankae/VNA）并开源，本没打算继续做下去；结果社区反响远超预期，在 Hugen 等人推动下项目持续演进，最终重设计为集成度更高的 LibreVNA。与很多"开源"射频项目不同，作者在 FAQ 中明确承诺：无论将来发生什么，这个设计和后续改进都会继续开源。生产与销售由 Hugen 负责（AliExpress 有成品），作者本人不参与商业环节，仍将其定位为业余项目。工程细节上有不少值得学习的取舍：第二中频刻意选在 250 kHz 的"高价"位置，换取更快扫速与频谱仪模式下的低 RBW；ADC 前只放和缓的 RC 低通而不做尖锐抗混叠滤波——因为 VNA 自己知道激励频率在哪里，镜像抑制靠数字处理完成；频谱仪模式下这些混叠镜像则通过信号识别（Signal ID）消除。项目维护节奏稳定：2026 年 3 月发布 v1.6.5，7 月还在改进 SCPI 示例与 Linux 依赖，groups.io 社区邮件组持续活跃，是"开源仪器如何长期存活"的范本。
📊 核心参数
💰 BOM 清单与成本估算（硬性小节，每期必须有）
价格来源：项目自带 KiCad BOM CSV（80 行 / 全板 572 行合计，其中已放置 544 只、DNP 不贴 28 只，无价格列）+ 立创商城公开报价 + LCSC/嘉立创 SMT/云汉芯城/Mouser 美元与人民币报价按 1 USD ≈ 7.1 CNY、1 EUR ≈ 7.7 CNY 折算（估算汇率）；标「估算」的行均为同类区间或汇率折算，非确定单价。采集日期 2026-09-10。批量、渠道与含税口径不同会有 ±30% 波动，仅作预算参考。合计仅含裸元器件，不含 6 层板打样、SMT 贴装、铝屏蔽罩、外壳与运费税费。
口径对照：作者在 FAQ 中自述单板 BOM 约 200 欧元（不含铝屏蔽，按 1 EUR ≈ 7.7 CNY 折算 ≈ ¥1540，估算汇率），与上表上限接近；差额主要来自渠道与批量差异，以及巴伦、TCXO 等 RF 专用件的渠道溢价。作为参照，Hugen 在 AliExpress 代工的成品整机价格通常为该 BOM 的 2~3 倍以上（含装配、屏蔽罩与校准），这正是一台商用 6 GHz VNA 售价数万元背后的"料+工+校准"结构。
📐 完整原理图（按功能区块）
原理图为仓库自带 KiCad 源（KiCad E.D.A. 10.0.5 导出，11 页 A3 层次化设计）：根图 + 电源、第一本振、第二本振/参考时钟、高频激励源、衰减放大开关、Port1、Port2、参考接收机、MCU、FPGA 共 10 个功能页。下文按"激励 → 路由 → 接收 → 本振/时钟 → 数字 → 电源"顺序贴出整图概览与 10 个功能区块图（均渲染自 KiCad 源导出 PDF）。
LibreVNA 原理图整图概览（10 页功能区块拼图）：
11 页层次化设计的全貌：01 电源、02 第一本振（MAX2871）、03 第二本振+参考时钟（Si5351C）、04 高频激励源（MAX2871+滤波器组）、05 衰减/放大/开关矩阵、06~08 三条接收链（Port1/Port2/参考）、09 MCU、10 FPGA——激励链与接收链分区清晰，按功能分页的组织方式很适合 RF 多页原理图参考。
高频激励源（HF Source）：
MAX2871 PLL（IC9）产生 25 MHz~6 GHz 激励，页内自带英文设计注释：本环带宽约 450 kHz、输出约 -6 dBm；后级 RFSW6042 SP4T 开关（IC12）在多组低通滤波器间切换抑制谐波，末级再过一级开关与约 -1 dB/-16 dB 固定衰减网络——作者把"每个 RF 块单独供电+滤波"的做法贯彻到了每个页。
衰减/放大/开关矩阵（Attenuator Amp Switches）：
RFSA3714 七位数控衰减器（IC14，0.25 dB 步进）负责 -31.75 dB 范围的功率调节，TRF37A73 增益块（IC15）补偿链路损耗，多只 QPC6324 SPDT 开关把激励路由到 Port1 或 Port2；端口间靠两级开关串联提高隔离——这是双端口 VNA 抑制串扰的通用手法。
Port 1 接收链（Port 1）：
端口信号经 3 dB 衰减片与电阻式回损桥提取入射/反射分量，进入两级下变频：混频器把 RF 信号搬到第一中频 60 MHz，再变到第二中频 250 kHz，最后由 THS4521 全差分放大器（IC23）驱动 MCP33131D-10 16-bit ADC（IC26）量化——本振注入、增益分配与差分驱动一页看全。
Port 2 接收链（Port 2）：
与 Port1 完全独立的一条镜像链路（SMA 端口 J3 起），结构相同、器件不共享——双接收机让一次扫频同时得到 S11 与 S21，也从根本上避免了共用混频/ADC 带来的隔离度恶化，代价是 BOM 里混频器、FDA、ADC 都要乘三（含参考接收机）。
参考接收机（Reference Signal）：
第三条接收链不接端口，而是直接监测激励耦合信号：激励经 1:1 巴伦分出较弱一路送入参考接收机，与两条端口链做比值测量，从而抵消激励源幅度平坦度与温漂——"测比值而不是测绝对值"正是网络分析仪区别于频谱仪的核心思想，页内还带本级 1.8V LDO（NCP702）供电细节。
第一本振（1.LO）：
第二颗 MAX2871（IC10）专供接收链第一本振：片内 VCO 覆盖 3~6 GHz，经分频得到全频段 LO，差分输出驱动三路混频器的 LO 口；NCP702-3.3 LDO（IC20）专为 PLL 供电——PLL 对电源噪声极其敏感，单独一颗 LDO 是这类设计的标配。
第二本振 + 参考时钟（2.LO + Ref Clock）：
Si5351C（IC7）是整板的"心跳"：26 MHz TCXO 作参考，输出第二本振（约 60.25 MHz，即 60 MHz 第一中频与 250 kHz 第二中频之差）与各芯片时钟，并直出 25 MHz 以下频段的激励；页面还包含外部 10 MHz 参考输入/输出电路，让整机可以锁到实验室铷钟/GPSDO 上——低频激励与时钟同源，也简化了整套系统的频率规划。
FPGA（FPGA）：
Spartan-6 XC6SLX9（U2）的全部 144 脚连接全景：三路 ADC 差分对、三路 SPI/控制总线（MAX2871/Si5351/衰减器/开关）、量程时序与 LED/调试口都在这里收口——FPGA 用"寄存器+状态机"把所有 RF 器件的配置时序管起来，换来的是近乎瞬时的频率切换（只受 PLL 锁定时间限制）。
MCU 与 USB（Microcontroller）：
STM32G431CB（IC37）最小系统：USB-C（J4）供电与通信、W25Q16 SPI Flash（U1）存放 FPGA 比特流——MCU 能访问 Flash，意味着刷固件/比特流全程走 USB，不需要 JTAG；DC 电源座（J1，PJ-014D）作为 USB 之外的 +5V 备选输入。
电源系统（Power Supply）：
5V 输入经 MIC2253 升压（原理图页内标注 6V BOOST，先抬到 6V 中间母线再由后级 LDO 分配）、LM3370 双路 DC-DC 生成 FPGA 内核/辅助电源，再由 4 颗 LDL212PU50R、2 颗 AP2114H 与多颗 NCP702 LDO 就地分配——"几乎每个 RF 模块都有独立本地稳压器"是作者在 README 中强调的设计原则，防止噪声沿电源线在全板传播。