AI芯片越强，越可能先被一个看似基础的问题卡住：电，怎么送进去？
AI芯片供电，通常具备千安级峰值电流及<1V核心电压的特征，这使得传统机柜至板端VRM的远距离供电方案遭遇瓶颈。受到I²R损耗、寄生电感、安装空间等物理条件限制。在10KW级AI机柜采用54V供电方案时，大电流所需铜排将大量占用机柜空间，挤压GPU部署位置，供电损耗还会显著增加运营成本。因此，AI芯片的供电方案，已成为算力发展核心课题：例如英伟达已计划2027年落地800V直流架构，48V转1V垂直供电已成为技术趋势。供电方案的优劣，直接影响万卡级AI集群能否顺利规模化部署。
近日，联想集团与清华大学集成电路学院围绕AI芯片大功率垂直供电开展的联合科研项目顺利完成。联合团队从电源转换拓扑、三维功率模块、垂直供电架构和多模块协同控制四个层面系统攻关，形成三项彼此衔接的创新成果。
相关三篇论文已发表于IEEE应用电力电子会议及展览会（APEC 2026），并全部获选技术演讲（Technical Lecture）口头报告。APEC长期聚焦电力电子技术的实际应用，是全球规模最大的电力电子专业会议，也是连接国际学术前沿与产业实践的重要平台。大会技术论文经过严格同行评审，并收录于IEEE Xplore （IEEE学术文献数据库）。
更值得关注的是，三篇论文分别进入了APEC 2026 大会“48 V中间母线变换器”、“高密度功率模块设计”以及“寄生参数提取与优化”专题。它们并非对同一技术的重复拆分，而是从电路、封装到系统控制，依次回答三个问题：电压如何高效转换？电流如何更短距离送达芯片？多个电源模块又如何稳定协同扩展？
算力供电的“最后一米”困局｜芯片能堆，电流却不能凭空变短
生成式AI和大模型持续推高GPU、TPU及专用加速器的功耗。计算架构正从单颗芯片走向Chiplet、2.5D/3D封装和晶圆级集成，供电需求也从数百瓦快速迈向千瓦乃至10 kW级。算力单元可以通过堆叠和并联持续扩展，供电系统却不能简单地“加粗几根线”。
传统板级电源需要经过PCB铜箔、连接器、过孔和封装互连，才能把电送到计算芯片。路径中的电阻即使只有毫欧级，在数百安乃至上千安电流下，也会迅速转化为压降、损耗和热量。以1000 A电流、1 mΩ路径电阻为例，理论导通损耗可达1 kW。这意味着，供电已不再只是后台配套，而成为决定AI算力密度、系统效率与可靠性的关键基础设施。
一句话看懂这条路线：高密度电源砖负责高效变换，垂直供电负责缩短路径，损耗均衡负责规模扩展。
技术突破一｜让电源砖既能“稳得住”，也能“跑得快”
数据中心通常采用48 V中间母线。传统Buck变换器便于稳压，但在大降压比和大电流下，开关损耗和磁性元件体积会迅速增加；谐振开关电容变换器（ReSC）效率高、功率密度高，却更擅长固定变比运行，面对30—60 V宽输入范围和快速波动的AI负载时，稳压能力受到限制。
传统架构存在六类问题
针对这一“稳压与效率难兼得”的矛盾，联合团队提出调节型谐振开关电容变换器R²SC：前级可调Buck负责稳压和宽输入适应，后级ReSC负责高效率、大变比功率转换。与此同时，统一硬—软开关控制方法UHSC可自动追踪最佳零电流开关时刻，并协同两级开关频率，减少反向环流和级间电容的充放电量。
提出的新型架构：调节型谐振开关电容变换器R²SC
实测指标｜30—60 V输入，6 V/100 A输出，转换效率95.6%，功率密度1339 W/in³。
这组数据的意义，不只是刷新单一工作点的峰值表现，而是让一块电源砖同时具备宽输入、可稳压、高效率和紧凑尺寸。换句话说，系统不必再在“稳得住、降得下、做得小”之间三选二。
技术突破二｜把电源从芯片旁边，搬到芯片下面
高密度电源砖解决了“怎样高效变换电压”，但千安级电流仍要穿过较长的板级路径。为此，团队进一步提出三维垂直供电（VPD）模块：电流从模块底部进入，完成转换后从顶部直接送往计算芯片，将传统横向供电改为更短的垂直路径。
四相垂直供电模块二维/三维示意图
模块采用背靠背三维结构，上下基板通过镀金铜柱实现电气与机械连接，铜柱等效电阻低于0.2 mΩ；电感与MOSFET分置于上下基板，扩大散热面积，避免高热流器件挤在同一平面形成局部热点。单相模块尺寸约22.5 mm × 22.5 mm × 12 mm，可输出40 A；四个模块并联后，形成160 A四相垂直供电系统。
四相系统｜峰值效率97%，满载效率超过94%，满载最高温度低于84 ℃，功率密度达到1295 W/in³，相间电流偏差控制在0.6 A以内。
更关键的是，模块采用可灵活组合的ganging方式，可根据处理器功率和凸点分布调整数量与位置。论文进一步给出面向约10 kW、833 A级处理器的多模块扩展路径。相比为每一代芯片重新设计整套电源，这种“积木式”方案更有利于缩短研发周期，并适配不同功率等级和封装形态。
技术突破三｜从“平均分电流”转向“平均分损耗”
模块可以并联，并不代表模块数量可以无限增加。在真实系统中，不同支路的器件参数、PCB路径、驱动延迟和散热条件不可避免地存在差异。传统均流控制虽然让每相电流看起来相同，却可能迫使阻抗更大、温度更高的模块承担过多损耗，最终形成局部热点。
联合团队提出电流—温度—电阻协同模型CTRM和转换损耗均衡方法CLS，为每个模块建立实时“电热画像”。系统综合MOSFET导通电阻、电感直流电阻、PCB与连接结构阻抗、电容ESR以及温度—电阻动态耦合关系，实时决定各模块应承担多少电流：阻抗更小、散热更好的模块多承担一些，温度偏高或阻抗偏大的模块则主动减载。
电流—温度—电阻协同模型CTRM和转换损耗均衡方法CLS流程示意图
实验结果｜总转换损耗降低8%—29%，相间温差偏差降低76%，整体效率提升2.4个百分点。
这不是简单的“不均流”，而是把优化目标从“数字上平均”提升为“系统总损耗更低、温度分布更均匀”。对千瓦级供电系统而言，一个百分点的效率差异都意味着可观的散热和基础设施成本，因此这种系统级优化具有直接的工程价值。
三篇顶会论文背后｜不是三个孤立指标，而是一条完整技术链
第一项成果解决宽输入、大降压比下的高效稳压；第二项成果缩短电源与芯片之间的物理距离，并验证模块化垂直供电；第三项成果则处理规模扩展后由器件、布局和温度差异引发的效率下降与局部过热。三者共同把拓扑、控制、封装、互连、散热和多物理场优化纳入同一系统框架。
这也是三篇论文同时入选APEC 2026技术演讲的核心价值：成果不仅有新的电路与方法，更通过100 A电源砖、160 A四相模块和大规模并联系统完成层层验证；不仅关注实验室里的峰值指标，也回答AI基础设施更关心的可制造、可组合、可扩展问题。
面向下一代AI基础设施｜让供电能力像算力一样可扩展
此次联合研究将高校前沿创新与企业真实系统约束紧密结合：从一块电源砖出发，逐步走向三维功率模块和10 kW级供电网络，为AI服务器、GPU/DPU、Chiplet和晶圆级计算系统提供了一条可验证、可复制的技术路径。
千瓦级AI供电方案概念图
其价值不只是让某一块电源“更高效”，而是让供电能力也能够像计算单元一样被灵活组合、按需部署，并随系统规模协同扩展。当芯片功率持续攀升，电源正在从传统的后台支撑部件，转变为影响AI算力密度、系统可靠性和基础设施可扩展性的关键技术底座。
从100 A高密度电源砖，到160 A垂直供电模块，再到面向10 kW级系统的智能协同，联想与清华的联合科研项目为下一代AI算力供电提供了一个更接近产业落地的答案：不只要把更多的电送进去，还要送得更近、更稳、更高效，并能够持续扩展。
这项技术突破，可支撑联想高密度超节点硬件研发，进一步抬升机柜功率密度上限；优化整机能耗水平，有效降低算力运营成本。同时构筑硬件设计差异化竞争壁垒，赋能新一代AI服务器与超节点产品创新，匹配万卡级大型算力集群建设需求，助力联想把握高压供电技术迭代机遇，抢占算力基础设施产业链先发优势。
