导读

硅光不是存量替代方案，而是重塑产业格局的光学革命。光通信需求加速扩张，无论是上游供给还是快速迭代，都给产业链提出了更高的要求。硅基光电子所能提供的产能弹性/高集成度/低功耗/快速迭代都适配于未来不断放大的行业需求。

 

硅光=硅+光。用半导体的方式来赋能光子领域，将光子学与成熟的半导体制造体系深度融合，以 “ 硅基”的标准化、集成化逻辑，重塑原本依赖分立器件组装的光模块产业链。传统光模块产业链中，价值分散于上游的光芯片、电芯片等。而硅光技术将产业重心前移并向上游集中，赋予了 PIC设计公司前所未有的核心地位，对于拥有 PIC 设计能力以及模块封装能力的公司，产业链利润分配比例和话语权都有望得到进一步提升。

 

协同 CPO 发展，打开 scale-up 市场，光通信产值天花板再迎突破。硅光技术与 CPO 需求具有天然的匹配性。是 “光电分离”到“光电融合”的系统性革命。打破 “ 电互联”在密度、功耗和距离上的根本限制，使光互联成为从芯片内、芯片间、到机柜、数据中心乃至更广域网络的全尺度（Full-Scale）互联技术，打开比传统光模块市场大一个数量级的、光电融合增量市场空间。 

01

AI 需求拉动光通信，光通信需求催生硅光

我们正经历一场由人工智能、5G、物联网和大数据驱动的“ 算力革命”。据 IDC 预测， 2025 年全球数据总量将达到 213.6 ZB，到2029 年将增长一倍以上达到 527.5 ZB。数据洪流的指数级增长对数据传输的带宽、延迟和能耗提出了前所未有的挑战。

 

传统基于 III-V 族材料的光电技术面临物理极限和成本瓶颈。可插拔光模块在速率提升到800G/1.6T 后，其功耗密度、体积限制和通道串扰等问题日益凸显。 

在此背景下，硅基光电子应运而生，它代表了光电子集成技术的范式转变。通过将硅在微电子领域的巨大制造优势与光子学的高带宽、低功耗特性相结合，硅光技术有望解决“内存墙”和“ 功耗墙”问题，成为连接算力单元的关键纽带。

 

1.1 硅光市场规模加速扩张，渗透率迎来拐点 

硅光市场正迎来爆发式增长周期，根据 Yole 预测，硅光模块市场的总收入将从 2023 年的14 亿美元激增至2029 年的103 亿美元，期间复合年增长率（CAGR）高达45%。这一显著扩张主要由数据通信和电信领域的强劲需求驱动，其中可插拔硅光模块市场的扩张为主要驱动因素，预计以 48%的年均复合增速在 2029 年达到 53 亿美元，同时新兴技术CPO、OIO 的增长共同推动硅光技术产业规模快速迈向百亿美元大关。

 

1.2 多重优势构建硅光护城河 

硅光技术发展的“临界点”已至，在 800G、1.6T 等高速率场景下，相比传统分立方案在成本与性能上确立优势，其核心优势包括： 

高集成度：将多个光器件（波导、调制器、探测器等）单片集成，缩小尺寸；

单片硅光芯片可集成多个光器件，包括波导、分束器、耦合器、调制器、探测器和复用 /解复用器等，组件数量和体积显著减少，体积缩小约 30%。体积缩小可以提高设备的端口密度，有利于更加密集、规模更庞大的组网，适合智算集群等高密度部署场景。

 

1.3 硅光技术面临的主要挑战 

硅光技术虽已展现出变革光通信产业的巨大潜力，其产业化进程仍面临基础性物理与工程挑战： 

➢ 偏振分集接收：不解决波导中的偏振变化，而是在接收端将光信号分解为两个正交偏振分量分别处理，最后将电信号合并。

➢ 偏振旋转器：设计特殊波导结构实现偏振转换，最终使所有光能量集中在单一偏振态上传输。

➢ 低双折射波导：从根本上优化波导截面形状，使两个偏振方向的光场约束对称，从而消除或极大降低双折射，但设计复杂。

02

硅光—光电分离走向光电融合的互联革命

2.1 硅光产业链全景图 

硅光产业链是以硅基光电子技术为核心，涵盖从上游原材料环节包括衬底、晶圆等，到中游设计与制造环节包括芯片设计、晶圆代工，到下游应用于光模块、设备、客户等领域的完整生态体系。

 

上游基础材料和设备： 

➢ 衬底材料：SOI（绝缘体上硅）晶圆是主流选择，顶层硅厚度通常为 220nm。

➢ 设计工具：专用光子 EDA 软件，包括 Lumerical（Ansys）、PhoeniX Software、 Synopsys OptoDesigner 等。与传统IC EDA 相比，需解决光学模式求解、热-光-电多物理场耦合等问题。

➢ 制造设备：与CMOS 工艺兼容，包括深紫外光刻机（DUV）、反应离子刻蚀机（RIE）、化学机械抛光机（CMP）、等离子增强化学气相沉积机（PECVD）等。特殊需求包括更厚的掩模版（因硅层较厚）和精确的刻蚀深度控制。

硅光子产业呈现出多元化的参与者格局，参与的企业包括垂直整合的领军企业（如Innolight、思科、Marvell、Broadcom 等）；初创设计公司（如 Xphor、DustPhotonics等）；研究机构 （如UCSB、哥伦比亚大学等）；晶圆代工厂 （如Tower Semiconductor、台积电等）设备供应商（如Applied Materials、ASML 等）。

 

2.2 解剖产业链 

2.2.1 光源 

因为硅半导体是一种“ 间接带隙”半导体，硅本身无法高效发光。电子在跃迁过程中动量发生变化，能量主要转化为晶格振动，而非光子，以热能形式耗散。 

所以受限于结构限制，无法实现高效率的片上光源，不适合做激光器。所以目前硅光光模块多是以外置激光器来实现，外置光源还是基于Ⅲ-V 族元素半导体的激光器。而 CW光源是目前基于性价比和稳定性的优选。

 

CW 光源，即连续波（Continuous Wave）光源，是一种输出功率和时间都保持稳定的光源，其核心原理是通过泵浦源（如电流、光）持续向增益介质（如半导体、光纤）提供能量，维持粒子数反转，从而产生连续的受激辐射光放大。是硅光芯片和模块的核心“心脏”，为光通信提供稳定、纯净的光载波，常作为外置光源通过光纤耦合输入芯片。

 

AI 集群需要更高速率、更低功耗、更密集的互联，CW 激光器在向高性能、高集成、高可靠方向演进，发展趋势包括：激光器阵列化：单芯片集成多个激光器，对应多通道硅光芯片需求；波长可调谐：基于微机电系统（MEMS）或热光/电光效应调谐的可调谐激光器，提升波长管理灵活度，减少库存型号；高功率激光器：用于硅光放大器或非线性光学应用。

 

2.2.2 硅光芯片设计（PIC） 

硅光芯片的核心器件设计，旨在通过结构优化和物理效应调控，以实现高效率、高速度、低功耗的光信号处理，其核心光器件主要包括调制器、探测器和无源器件。

 

调制器负责将电信号加载到光载波上，应用最广的调制机制是等离子色散效应：通过施加电压，改变硅材料中的载流子浓度从而改变折射率和吸收系数，进而控制光信号的强度或相位。基于此的主要设计方案包括马赫-曾德尔调制器和微环调制器：

 

➢ 马赫-曾德尔调制器（MZM）为主流选择，利用电致波导折射率变化来产生相位差，进而通过干涉实现光强度调制，MZM 设计可分为单驱动与双驱动两种基本架构，其他方案包括：耗尽型调制：硅波导被掺杂形成 PN 结，耗尽型结构通过反向偏压耗尽区工作，载流子不穿越结区速度极快，但耗尽区窄，折射率变化小，调制效率低；MOS 电容累积模式：通过累积模式工作实现了高效的调制。

➢ 微环谐振腔调制器通过注入电荷或改变温度来实现谐振波长的转变，当电流输入时，波导折射率会发生变化，进而影响微环谐振腔的谐振波长，实现对特定波长的强度调制。微环谐振器凭借尺寸紧凑的优势成为高速调制的优选。

探测器功能为将光信号转换回电信号，锗硅探测器通过在硅波导上选择性外延生长 Ge或 GeSi 层，实现对通信波段光信号的高效、高速光电转换，响应速度可达皮秒级。

 

无源器件构成芯片上的光路基础，其中阵列波导光栅和微环滤波器是实现波分复用的关键，分别用于多通道复用和紧凑型选频；偏振分束器/旋转器等器件则用于管理光信号的偏振态，以应对硅波导固有的偏振敏感性问题。

 

硅光芯片设计面临三大核心挑战：首先，工艺设计套件（PDK）尚不成熟，相比成熟的CMOS PDK 生态缺乏行业标准化，不同代工厂的 PDK 互不兼容，限制了设计的可移植性和效率；其次，需要深度的设计-工艺协同优化，设计师必须根据特定工艺线的具体能力（如刻蚀精度、材料厚度偏差）来调整和定制设计规则，无法像数字 IC 设计那样直接采用通用规则；最后，测试与验证环节极为困难，光学性能测试不仅依赖复杂且昂贵的光学探针台，还需要精密的光路校准和封装前测试方案，这大幅增加了研发周期和成本。这些挑战共同构成了硅光芯片从设计到量产的核心瓶颈。

 

2.2.3 晶圆制造（Fab） 

硅光芯片的核心工艺流程如下图，最开始为 SOI 晶圆清洗，之后制作对准标记，通过光刻定义波导图形并进行干法刻蚀形成波导结构，通过热氧化实现侧壁平滑化以降低光损耗；在完成掺杂区定义与离子注入以形成调制器与探测器的电学结后，沉积 PECVD SiO ₂介质层并进行接触孔刻蚀，随后完成金属化（Al/Cu）以实现电互连，再经CMP 平坦化确保表面平整；最终通过后端工艺（如晶圆键合、减薄等）完成异质材料集成或芯片堆叠，从而实现完整的光电集成功能。 

2.2.4 封装与测试

硅光封装技术面临的核心挑战在于，它是光学、电学和热学需求的复杂平衡，已成为制约硅光技术大规模产业化的主要瓶颈之一。 

硅光芯片走向实用化，必须克服光-电-热一体化封装的集成挑战，在光学耦合技术、电学封装、热管理领域实现突破：

 

光学耦合技术： 

➢ 主动对准：使用六轴调节台实时监测耦合效率，精度高但速度慢，成本为设备投资约200 万美元。

➢ 被动对准：采用硅V 型槽实现光纤与光纤、光纤与管芯的低成本、高精度对准，但如何在对准后将光纤固定在V 型槽内仍然存在问题。

➢ 晶圆级测试：通过光栅耦合器实现垂直耦合测试，无需切割和抛光，局限性为只能测试特定器件（如光栅耦合器），不能测试端面耦合器件。

 

03

硅光重构光通信产业链，价值量重新分配

3.1 传统 EML 产业链价值量集中在上游光电芯片

传统EML（电吸收调制激光器）产业链遵循“ 垂直分工、混合集成”的模式，其产业链结构为：III-V 族材料→激光器芯片制造→EML 芯片制造→气密封装→光模块组装→系统集成，其成本主要在于封装环节。

 

硅光产业链的价值分配主要特点：价值明显向设计和晶圆制造环节集中，芯片设计和晶圆制造占据最大价值份额，比例高于传统的 EML 等光电器件产业链；封装的价值占比相对下降，尽管其绝对成本依然高昂，但由于前端的价值被放大，其在总价值中的占比相比传统模式下降；规模效应极为显著，其核心在于采用标准的 CMOS 工艺，这使得制造成本能够随着晶圆产量的大幅提升而实现快速下降；自动化程度高，由于在晶圆级进行制造和测试，生产过程可以实现高度自动化，大大减少了传统封装中对人工的依赖。这一价值结构变化，是硅光技术颠覆传统光电子产业模式的核心体现。

 

3.3 硅光强化产业格局，中国公司有望收获更大话语权 

相比传统分立式方案，集成度方面硅光光模块将器件单片集成在单一硅芯片上，组件数量和体积显著减少，体积缩小约30%；功耗方面硅光光模块实现了高密度集成，功耗降低约40%；硅光设计灵活性，支持更快速的迭代设计；硅光技术被认为是延续“光摩尔定律”、解决1.6T 以上带宽升级瓶颈的关键方案，可扩展性强、更容易向 800G/1.6T 演进，而传统方案面临物理极限。

 

3.4 硅光渗透率有望加速突破 

04

硅光与 CPO 协同发展，打开 scale-up 新增市场空间

4.1 CPO 加速落地，高密度低功耗光互联 

CPO 共封装光学是一种将光引擎与交换芯片（或其他 ASIC）安装在同一个封装基板或插槽内的先进集成技术。与传统可插拔光模块通过面板连接器插入系统不同，CPO 将光I/O直接带入封装内部，通过基板上的高密度互连与电芯片连接。

 

共封装光学的技术演进路径为：可插拔模块（当前主流）→板载光学（近板光学）→共封装光学（CPO）→片上光学（远期愿景）。

 

随着 AI 大模型、高性能计算（HPC）及 5G 通信技术的爆发式增长，数据中心的带宽需求正以每年 30%以上的速度递增。传统铜互连方案因“高能耗、高延迟、低带宽密度” 的瓶颈，已无法满足 AI 时代的需求——据 IDC 统计，数据中心能耗中约 30%来自互连系统，而铜缆的传输延迟是光纤的 10 倍以上。

 

不同的 CPO 架构类型对应着在集成方式、热管理、可维护性与适用场景上的综合权衡：2.5D CPO 采用光子IC 与电子IC 通过中介层并排集成的方案，并通过铜椅微块和线程小层架构实现高效电造带宽连接；3D CPO 通过垂直堆叠将 PIC 堆端安装于 EIC 上实现最高密度与性能，实现更好的热负荷分布和精度组合。 

4.2 硅光是实现 CPO 的关键技术路径 硅光技术与CPO 需求具有天然的匹配性： 

➢ 尺寸匹配：硅光芯片尺寸通常为几毫米见方，与 ASIC 芯片尺寸相当，适合在封装基板上并排或堆叠布置；

➢ 热膨胀系数匹配：在CPO 封装内，光、电芯片紧密相邻并会经历温度变化，若两者CTE 失配，将产生巨大的热应力，导致互连点断裂或器件性能漂移失效。硅光芯片与CMOS ASIC 都基于硅材料，其热膨胀系数（CTE）接近（~2.6 ppm/°C），减少热应力问题；

➢ 制造工艺兼容：硅光器件与 ASIC 芯片都基于硅工艺，可以在标准的 CMOS 晶圆厂中制造，可实现工艺协同优化；

➢ 电接口标准化：硅光芯片通常采用CMOS 兼容的I/O 接口，便于与ASIC 直接连接。

在CPO 架构中，硅光芯片承担光I/O 引擎的核心功能，包括： 

➢ 光电转换：接收来自光纤的光信号，通过探测器转换为电信号传送给 ASIC；

➢ 电光转换：接收ASIC 的电信号，通过调制器加载到光载波上，调制后通过光纤发送出去；

➢ 波长复用/解复用：在波分复用系统中，通过集成阵列波导光栅或微环滤波器等器件，在单根光纤中合并或分离多个不同波长的光通道，以提升总带宽； 

➢ 光信号调理：随着技术发展，光引擎内部可能集成如半导体光放大器来补偿链路损耗，或可调光衰减器来管理光功率。

CPO 的激光器集成方案主要包括以下两种： 

远程光源：激光器模块位于封装外部，通过光纤束连接到 CPO 封装。 

➢ 优势：简化热管理、激光器可更换

➢ 劣势：增加连接损耗和复杂性

➢ 适用：初期部署、高功率场景

封装内集成光源：将III-V 族激光器芯片集成在CPO 封装内。 

➢ 优势：集成度高、损耗低

➢ 劣势：热管理挑战大、可靠性要求高

➢ 适用：成熟产品、高密度场景

4.3 CPO：scale-up 光互联排头兵 

在共封装光学（CPO）技术从概念走向大规模商用的过程中，产业联盟与标准的制定至关重要。目前全球范围内已形成了多个重要的标准组织，它们分别从系统接口、模块定义和行业协同等不同角度推进着 CPO 的标准化工作，包括 OIF（国际光互连论坛）、 COBO（板载光学联盟）、IEEE（电子电气工程师协会）等。

 

CPO 标准化进展时间表如下： 

➢ 2019 年：由 Meta 与微软等企业初步提出CPO 概念与规范。

➢ 2020 年底：COBO 和OIF 宣布成立工作小组，开始定义规范。

➢ 2021 年：提供了 3.2T CPO 产品要求的第一份草案。

➢ 2023 年：OIF 于2023 年 4 月正式发布了 《3.2T CPO 模块实施协议》，这是首个面向具体产品形态的关键标准，包含了模块的互操作性规范。

4.3.1 头部公司加速布局，CPO 有望加速落地 

主要AI 巨头对CPO （共封装光学）技术均采取了积极布局，但各自的战略重点和进展阶段有所不同。 

英特尔： 

➢ 技术路线：基于硅光技术

➢ 产品进展：已于2024 年OFC 展会展示CPO 原型

➢ 独特优势：拥有从硅光芯片设计、制造到封装的全产业链能力

思科/Acacia： 

➢ 技术路线：基于相干硅光技术，从电信向数据中心扩展

➢ 产品进展：已于2023 年OFC 展示联合装光学（CPO）系统

➢ 市场定位：瞄准高性能计算和AI 集群市场

台积电： 

➢ 技术路线：作为代工厂提供硅光芯片制造和先进封装服务

➢ 服务模式：提供完整的CoWoS（Chip on Wafer on Substrate）解决方案

➢ 客户支持：为Ayar Labs 等设计公司提供制造服务

华为/海思： 

➢ 技术路线：自主研发硅光芯片和CPO 技术

➢ 产品进展：已推出自研的Hi-ONE 高密光引擎技术平台，支持共封装（CPO）应用形态

➢ 战略重点：构建自主可控的光电产业链

4.3.2 应用路线图，重心不在 scale-out，而是 scale-up 

从市场预测数据来看，据YOLE 预测，CPO 市场在2024 年的规模为 4600 万美元，预计到2030 年将达到81 亿美元，期间的年复合增长率高达 137%。这一增长主要由从可插拔模块转向 CPO、从铜连接转向光连接的趋势所驱动，以应对功率、密度、可扩展性、带宽和传输距离方面的限制。

 

在scale-out 网络中，CPO 能够实现远距离、高带宽的连接（例如机架之间），并具有更低的延迟和功耗，适合 AI 驱动的云架构以及以太网/InfiniBand 网络。在 scale-up 网络中，CPO 将取代铜缆，为 GPU 到 GPU 或节点到交换机的互连提供更长的传输距离和更低的功耗。CPO 的应用将首先针对scale-up 网络，随后再扩展到scale-out 网络。

 

各家云厂商的网络集群都是自主配置（考虑兼容以及适配针对性需求设计网络架构—Scale-out），英伟达/博通/AMD 等芯片厂商所推出的CPO 方案难以触及各家云厂商的网络架构中，带来的运维问题/供应链问题短期无法解决，且影响云厂商的采购权和网络决定权。

 

所以我们认为 CPO （包括 NPO/LPO等）的主要应用场景是在scale-up，柜内/Chip-to-Chip 的短距离方案，CPO性能匹配/芯片厂可以自主定义/扩大单节点算力/降低功耗，是短距离低功耗的光通信解决方案，来替代铜传输的瓶颈。CPO 是光通信进入 scale-up 的真正节点，柜内 “ 光进铜退”的标志性事件。对于光通信产业带来很大的增量市场空间。 （参考来源：国盛证券研究所）