随着集成电路封装向高密度、高精度演进，封装基板与 PCB 线路日益精细化。特别是在光模块 PCB 及 CoWoP 封装工艺中，当线宽线距≤40μm 时，传统高多层及 HDI 的减成法工艺已难以满足需求，改良型半加成工艺（mSAP）作为精细线路制作的主流方案，应用愈发广泛。
mSAP 工艺核心逻辑与优势
核心逻辑：“薄铜层 + 图形电镀 + 差分蚀刻工艺 + 光刻工艺升级”。
相比减成法的全板镀铜，mSAP 采用加成法进行图形电镀，不仅节省材料且铜层均匀性更佳。在蚀刻阶段，得益于更薄的起始铜层及差分蚀刻技术，其侧蚀量远小于减成法，能实现更精准的线路控制。
mSAP 的关键应用场景
1.6T 光模块：微细线路的必选项
1.6T 光模块采用 8×224Gbps PAM4 通道设计，奈奎斯特频率高达 56GHz，信号对插损、回波损耗及阻抗波动极度敏感。受限于 OSFP-XD 封装尺寸，需在有限空间内集成 16-20 层线路，最小线宽/线距需缩小至 15μm/15μm，布线密度较 800G 提升 50%-100%。
传统减成法主要适用于≥50μm 的线路设计，存在蚀刻精度低、侧壁不规则等问题，无法满足高频信号稳定性要求。而 mSAP 工艺通过超薄种子铜层、图形电镀及闪蚀等流程，可实现陡直的线路侧壁和±1-2μm 的线宽公差，有效降低高频损耗，完美适配高密度互联需求。
此外，1.6T 光模块对基材要求极高，需采用厚度控制在 2μm 以下的超薄超低轮廓铜箔，以及 Dk<3.5、Df<0.003 的高速材料，以确保高频传输性能稳定。
CoWoP 封装：类载板（SLP）的技术基石
CoWoP 工艺的核心理念是将中介层直接贴装于高端先进 PCB，使信号传输路径最短，ABF 或 BT 基板从堆叠结构中消失。这要求 PCB 具备类似基板（载板）的特性，即线宽/间距需达到 15-20μm 的超高密度互连（Ultra-HDI），并需通过多次层压及特殊材料控制翘曲和热膨胀系数（CTE）。
传统 PCB 及 HDI 板的线宽线距通常大于 30/30μm，而 IC 载板可小至 15/15μm。介于两者之间的类载板（SLP，Line/Space < 30/30 μm）成为关键过渡。IC 载板与 PCB 生产工艺趋同，但 SLP 的生产需要更高水平的设备支持，如直接成像、激光钻孔、差分蚀刻等，mSAP 工艺因此成为必选项。
精密设备要求与技术挑战
关键设备门槛
mSAP 工艺对全套精密设备提出了严苛要求，显著提升了行业准入壁垒：
- 钻孔设备：需实现 60-80μm 微孔加工及±3μm 孔位精度，避免碳化影响信号，超快激光钻孔受益明显。
- 激光直接成像（LDI）：需达到±0.5μm 成像精度和±1.5μm 对位精度，确保细线路图形精准呈现。
- 脉冲电镀设备：铜厚均匀性需控制在±5% 以内，保证线路无凹陷。
- 压合与对位：采用分序压合加光学对位系统，层间对位精度≤25μm，翘曲控制在 0.5% 以内。
- 检测设备：AOI/3D AOI 需精准识别 15μm 线宽缺陷，配合 X-ray 空洞检测，确保隐蔽缺陷零遗漏。
工艺挑战与展望
尽管 mSAP 优势显著，但仍面临三大挑战：一是工艺控制难度大，对沉积、图形形成及蚀刻的一致性要求极高；二是良率控制压力大，微小瑕疵易导致开路或短路；三是成本偏高，目前主要应用于高端载板及高频高速领域。
相较而言，SAP 工艺因稳定性强、良率高，仍是消费电子的主力。mSAP 与 SAP 并非替代关系，而是适应不同需求的先进制程。随着材料进步与设备精度提升，mSAP 有望逐步降低成本、提升良率，在 AI 芯片封装、服务器主板等追求极致性能的领域发挥更大价值，代表 HDI 发展的重要方向。
（报告来源：方正证券。本文仅供参考，不代表任何投资建议。如需使用相关信息，请参阅报告原文。）