由于微信公众号开始试行乱序推送，为了让您在第一时间获取AI新文，请将"AI新文"设为星标。
解锁模态间的自然数据集上下文学习(In-Context Learning)
原标题：Unlocking In-Context Learning for Natural Datasets Across Modalities
作者：Junyuan Su; Yuxuan Hu; Zherui Zhang; Lei Wang; Yuncai Zhuang; Fei Song
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/29
摘要：大型语言模型（LLMs）表现出上下文学习（ICL），这使得模型仅根据上下文中提供的示例就能执行新任务而不更新模型的权重。虽然ICL可以在自然语言任务和领域中快速适应，但它在文本之外的模态中的出现并不那么直接。在这项工作中，我们系统地揭示了支持自回归模型和各种模态中ICL出现的LLM中存在的属性，通过促进ICL所需机制的学习。我们在训练数据序列中识别出精确的标记重复是ICL的一个重要因素。这样的重复进一步提高了ICL性能的稳定性并减少了瞬态现象。我们详细分析了此类数据序列的训练动态，并解释了标记重复如何增强ICL学习机制。此外，我们强调训练任务难度对于指令调用学习出现的重要性。最后，通过应用我们对ICL出现的新见解，我们在用于少量样本分类的各种视觉数据集上解锁了ICL能力，并确认我们的见解可以推广到大规模物体分类的更难的真实世界示例以及更具挑战性的EEG分类任务。代码可在https://github.com/jelenab98/unlocking_icl获取
原文链接
无电容混合工艺低压差调节器，带有超高压放大器和超级源跟随器，用于0.297毫伏/安负载调节和0.024毫伏/伏线性调节
原标题：A Capacitor-Free Hybrid-Process Low Dropout Regulator With Ultrahigh-Gain Amplifier and Super Source Follower for 0.297 mV/A Load Regulation and 0.024 mV/V Line Regulation
作者：Yu-Ting Huang; Xiao-Quan Wu; Chi-Yu Chen; Po-Jui Chiu; Chien-Wei Cho; Tz-Wun Wang
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/23
摘要：所提出的无电容混合工艺低压差调节器(LDO)实现了最大900毫安电流容量和峰值电流效率达99.99%，静态电流为90微安通过结合氮化镓和硅工艺，所提出的超高增益放大器（UHGA）能够实现高环路增益，从而达到0.297毫伏/安负载调节和0.024毫伏/伏线调节。此外，UHGA 提供了比传统单片设计更大的偏置电流。超源跟随器(SSF)用作缓冲器，提供动态源电流和汇电流到通路元件的栅极，以实现稳态下的低静态电流以及负载变重和变轻时分别为90纳秒和54纳秒的恢复时间。
原文链接
基于锁相采样的实时电阻抗谱生物阻抗读出集成电路
原标题：A Bio-Impedance Readout IC With Phase-Locked Sampling for Real-Time Electrical Impedance Spectroscopy
作者：Seonghyun Park; Song-I Cheon; Haidam Choi; Sein Oh; Sohmyung Ha; Minkyu Je
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/23
摘要：本文介绍了一种集成电路（IC），该电路实现了电生物阻抗（bioZ）光谱学，并且兼具高通量和高精度。提出的相位锁定采样（PLS）方案，采用一个采样相位锁定环（SPLL）和一个参考电阻（ $R_{ extit {REF}}$ ），能够实现快速且精确的阻抗解调。通过采样提取阻抗成分而不是依赖直流稳定，所提出的方法克服了先前基于解调的生物阻抗系统内在的稳定时间限制，从而实现了高通量操作。此外，使用具有与目标阻抗相同信号路径的参考电阻器可以有效地消除来自电流发生器(CG)以及放大器和低通滤波器(LPF)之间的芯片间差异产生的误差，显著提高测量精度。为进一步支持低功耗宽带操作，输入信号被预解调至中频。该技术放宽了读出IC的运行频率要求，使基于采样的架构得以简单而高效地实现。测量结果表明，在从4 kHz到2 MHz的宽频率范围内，幅度误差和相位误差分别小于1.78％和1.8°。此外，所提出的IC实现了34.9毫欧每根号赫兹的输入阻抗噪声，同时支持4-40千样本每秒的数据输出率(ODR)。
原文链接
一种具有1.04秒延迟的单导联心电图可穿戴传感器用于心脏和生物识别任务
原标题：A Single-Lead ECG Wearable Sensor With 1.04 s Latency for Cardiac and Biometric Detection Tasks
作者：Yuxin Ji; Chao Wang; Yuzhi Hao; Yang Zhao; Jian Zhao; Mingyi Chen
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/22
摘要：可穿戴心电图（ECG）传感器在心血管健康监护中具有巨大的潜力。然而，将心电图信号上传到服务器设备进行诊断会带来隐私风险。多任务心电图处理器依赖于多拍窗口和复杂模型，导致高延迟和能耗，限制了其在资源受限的可穿戴设备中的部署。在这项工作中，我们提出了一种用于认证医疗保健的单导联心电图传感器，该传感器执行QRS波群检测（Task 1），心律失常检测（Task 2），生物识别（Task 3）和生物认证（Task4）。该传感器使用双模式单次心跳ECG片段的不变光谱特征提取器来推导这些任务的归一化生物识别特征，将记录延迟减少到一次心跳。使用二进制神经网络(BNN)模型进行多任务决策，在MIT-BIH数据库的所有任务中实现了>94％的准确率，同时将模型大小减少到5.725kB该传感器采用55纳米工艺制造，占用面积为0.50平方毫米，其中数字处理核心（DPC）占用面积为0.27平方毫米。在0.85伏电源和320千赫时钟下运行，DPC实现了1.04秒的任务延迟，相比最先进的工作减少了$2\times $ – $12\times $，推断能量为$0.19~\mu $ J/任务（$3.7\times $ – $26\times $减少）。
原文链接
CTLIM：一种用于高效低温三级逻辑-存储器的1.92兆比特每平方毫米4T1C eDRAM宏
原标题：CTLIM: A 1.92 Mb/mm24T1C eDRAM Macro for Area-Efficient Cryogenic Ternary Logic-in-Memory
作者：Bin Ning; Yuxin Zhou; Jincheng Wang; Yifei Li; Lintao Lan; Xufeng Kou
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/22
摘要：低温三值存储内计算(LIM) 是一种有前景的解决方案，可通过在内存中直接执行三值操作来提高数据密集型应用的存储密度和计算效率。然而，大多数以前的三值逻辑实现依赖于室温下的二进制编码处理，这使得在低温下实现计算和存储的真实三值操作密度效益变得困难。为了解决这个问题，本工作提出了一种28纳米$128 imes 128$低温真正三进制LIM(CTLIM)宏。首先，我们提出了一种紧凑的四晶体管一电容(4T1C)低温三进制单元(CTC)，能够存储一个三进制数位(特里特)，具有全摆幅写入路径以实现稳定的三进制数据存储以及分离的双晶体管读出路径以实现可靠的感应和高效的LIM操作。其次，我们开发了一种真正的三值写读方案，包括一个三值写驱动器(TWD)，一种基于电荷共享的位线参考电压配置(BRVC)以及一个电压锁存三值传感放大器(TSA)。第三，我们实现了真正的三值LIM操作，包括单操作数[标准三态反相器(STI)，负三态反相器(NTI)]和双操作数[MIN，MAX，一致(CONS)，接受任何(ANY)]三值操作，这得益于TSA和BRVC的支持。我们的测试芯片在28纳米体CMOS工艺中的测量结果表明，CTLIM宏实现了每平方毫米1.92兆比特的宏密度，并且在77K下三进制LIM能耗为23.63–31.27飞焦耳/位。此外，它还实现了18毫秒的保持时间，展示了高效的真正三值存储和LIM操作在低温下。
原文链接
一种多功能激光二极管驱动器，具有动态峰值电流调节和宽可调脉冲宽度范围的自适应脉冲LiDAR
原标题：A Versatile Laser Diode Driver With Dynamic Peak Current Regulation and Wide Tunable Pulsewidth Range for Adaptive Pulsed LiDAR
作者：Xuan Sun; Junyao Tang; Wenshuo Zhu; Xin Zhang; Cheng Huang
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/22
摘要：本文介绍了一种用于脉冲激光探测和测距（LiDAR）系统的多功能激光二极管驱动器（LDD），具有广泛的可调性，包括脉宽和强度，以支持广泛的应用以及在各种测距场景中的动态适应性。所提出的LDD包含三个核心组件：一个具有八个单元电池支持多级电流的功率阶段，一个用于实时电流感应的激光二极管电流采样电路，以及一个用于自适应电流控制的数字峰值电流调节环路。一种独特的峰值电流传感器被设计出来用于捕获纳秒级宽度和高幅度的峰值电流，并且在高压操作方面进行了精心的设计考虑。所提出的驱动器采用180-nm BCD技术制造，并集成了片上激光二极管以及硅/陶瓷电容器以最小化寄生效应。该原型在两种设置下进行了表征，涵盖了低功率/中功率和高功率运行。测量结果表明脉冲宽度可调范围从100 ps到100 ns，并且峰值电流调节范围为3–22 A。与最先进的设计相比，本工作实现了最宽的调谐范围，并且也是第一个展示了光瞬态测量中闭环电流调节的设计。
原文链接
PANDA：一种用于癫痫监测的可重构癫痫发作预测和检测神经网络加速器
原标题：PANDA: A Reconfigurable Seizure Prediction and Detection Neural Network Accelerator for Epilepsy Monitoring
作者：Siyuan Qiu; Xiaoyi Song; Xiangjie Song; Changchun Zhou; Xiaoyan Song; Jie Yang
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/22
摘要：对于癫痫患者在非医院环境中的有效医疗管理，持续监测EEG信号至关重要，在此过程中可穿戴智能设备必不可少。现有的癫痫监测设备却无法同时实现高灵敏度、短检测延迟、低误报率(FAR)以及超低功耗计算。这些设备也难以跟上癫痫监测算法快速迭代的步伐。本文提出了PANDA，一种可重构的癫痫发作预测ANd检测神经网络加速器。一种轻量级的两阶段癫痫监测框架，采用时间神经网络分割（TNNS），部署在PANDA上，这显著减少了计算量，同时保持了高分类性能。采用了一种输入通道首次输出稳态（IFOS）数据流、零激活跳过（ZAS）方案以及正交数据重用技术来提高计算效率。具有统计信息的权重缓存（WCSI）也被提出以最小化权重内存访问。此外，PANDA 使用自定义指令集，使各种神经网络的灵活部署成为可能。PANDA 是采用 65-nm CMOS 工艺制造的，并在两个开源数据集上进行了评估。对于CHB-MIT头皮EEG数据集，PANDA实现了99.0％的灵敏度，0.47/小时假阳性率，以及3.49秒检测延迟。对于SWEC-ETHZ iEEG数据集，PANDA实现了98.2％的灵敏度，每小时0.60次的假阳性率，以及4.61秒的检测延迟。与最先进的设计相比，PANDA在保持竞争力的分类性能的同时，提高了能效高达$5.49\times$，为可穿戴癫痫医疗系统提供了一个可重构且节能的解决方案。
原文链接
一种采用28纳米全耗尽绝缘体上硅CMOS背栅偏置的W波段主动双向相移器（均方根相位误差为2°，工作带宽覆盖26.4％的中心频率）
原标题：A W-Band Active Bidirectional Phase Shifter With 2° RMS Phase Error Over 26.4% FBW Using Back-Gate Biasing in 28-nm FD-SOI CMOS
作者：Sungwon Kwon; Byung-Wook Min
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/16
摘要：本文介绍了一种使用双向相位反转可变增益放大器（Bi-PIVGA），采用背栅偏置技术的W波段主动双向向量求和移相器（Bi-VSPS），该放大器基于28纳米全耗尽绝缘体上硅（FD-SOI）CMOS工艺。Bi-PIVGA采用了一种中和技术，该技术消除了每个信号方向上所有有源和无源晶体管的栅极到漏极电容（）。通过使用FD-SOI背栅偏置，Bi-PIVGA减少了增益状态相关的固有电容变化，从而保持了中和精度，并在增益控制范围内最小化端口阻抗变化。这保持了I/Q精度，并在发射(TX)和接收(RX)模式下实现了低均方根相位误差(rms P.E.)和均方根增益误差(rms G.E.)的宽频带性能。Bi-PIVGA 在 71.5 GHz （TX） 和 71.9 GHz （RX） 以上的所有增益状态下均表现出大于 10 dB 的输入和输出回波损耗测量的峰值增益在93.5 GHz（TX）和94.5 GHz（RX）时为4.7 dB使用这种Bi-PIVGA，Bi-VSPS实现了均方根P.E.小于2.0° 和 最大均方根G.E.小于0.34 dB 在74.7–97.4 GHz [26.4% 分数带宽 (FBW)] 的范围内。在最大增益状态下，测得的平均增益为−4.3 dB，在92.1 GHz（TX）和92.7 GHz（RX），核心区域面积为0.21 mm2，直流功耗为80毫瓦。
原文链接
基于锁相环的啁啾展频调制器的波形共享雷达通信收发机(A Waveform-Sharing Joint Radar-Communication Transceiver With PLL-Based Chirp Spread Spectrum Modulator)
原标题：A Waveform-Sharing Joint Radar-Communication Transceiver With PLL-Based Chirp Spread Spectrum Modulator
作者：Xuan Wang; Xujun Ma; Lin Lu; Xuewei Fan; Qin Chen; Zhiqiang Liu
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/11
摘要：一种采用锁相环（PLL）基的线性调频展频（CSS）调制器的60吉赫兹波形共享雷达通信（JRC）收发器被提出用于无缝集成感知与通信（ISAC）。不同于现有的以通信为中心的JRC收发器（优先考虑高吞吐量），所提出的感知中心收发器采用统一的CSS波形，在实现未妥协的感知性能的同时支持稳健的长距离通信。为此，实现了一种基于PLL的CSS调制器，简化了收发器架构，同时生成宽带CSS信号，具有高斜率、优异的线性和低相位噪声。在此调制器中，一个多电容阵列被集成到两点调制(TPM)基带子采样(SS)相位锁定环(PLL)中，从而实现快速宽带线性调频信号生成以及快速频率跳变，并且达到优秀的相位噪声性能。此外，提出了一种自适应二分搜索（BS）重叠补偿方案，以缓解多银行电容阵列中的不连续性问题，并确保稳健且有序的收敛。此外，在基于可信平台模块的子采样相位锁定环（SSPLL）的基础上，开发了一个数字CSS调制引擎，以实现宽带CSS信号生成而不损害线性调频斜率。在65-nm CMOS工艺中制造的CSS收发器核心占用6.11 mm²，并消耗568 mW。对于空中(OTA)测试，宽带高增益喇叭天线通过缝隙波导(GW)基过渡与芯片通过低损耗的键合匹配方案集成，实现了低成本、紧凑且可靠的组装。OTA 测试表明，测量的范围分辨率为大约 5.5 厘米，同时在比特误码率 (BER) 低于 $10^{-5}$ 的情况下实现了超过 500 米的通信距离，并且数据速率达到 4.138 Mbps 。
原文链接
一种基于单放大器kT/C噪声消除技术的增量噪声成形流水线ADC
原标题：An Incremental Noise-Shaping Pipeline ADC With Single-Amplification-Based kT/C Noise Cancellation Technique
作者：Zongnan Wang; Bingrui Li; Jiajun Tang; Zhongyi Wu; Haoyang Luo; Yuan Wang
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/09
摘要：本文介绍了一种增量噪声成形(NS)流水线模拟-数字转换器(ADC)，该转换器采用基于单放大器的kT/C噪声消除技术。通过在前端采样kT/C噪声前置放大到后端NS逐次逼近寄存器(SAR)量化器的电容数模转换器(CDAC)上，所提出的架构消除了多位SAR转换中采用传统kT/C噪声消除技术通常需要的重复放大。此外，在NS-SAR环路滤波器更新过程中保存残差信息，多周期的NS-SAR转换可以连续进行而无需生成额外的残差。这些特征结合起来使得可以使用单一放大操作执行多周期多位kT/C噪声消除转换，从而提供显著的放大器功耗和稳定时间节省。为了进一步加快操作速度，两个噪声消除电容器以乒乓方式旋转，从而在流水线ADC中实现kT/C噪声消除功能。设计了一种可变阶数的环路滤波器以增强转换分辨率。浮动反相放大器（FIA）用于kT/C噪声消除和残余信号放大，其线性度通过两步转换确保，并在后台校准增益误差。在28纳米CMOS工艺中实现的提议增量NS流水线ADC，在使用小输入电容0.8皮法的情况下实现了92.5分贝信噪比；当运行速率为1.6兆样本每秒时，仅消耗467.3微瓦，从而导致了优越的Schreier性能系数（FoM）为184.8分贝。
原文链接
一种492.8-TOPS/W STT-MRAM稀疏性自适应计算存储在内存宏用于边缘AI推理
原标题：A 492.8-TOPS/W STT-MRAM Sparsity-Adaptive Compute-in-Memory Macro for Edge AI Inference
作者：Jia-Le Cui; Tingxuan Shi; Shuyu Wang; Hongjin Zhu; Haoran Du; Yan Cui
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/08
摘要：智能传感器的迅速普及在远程服务器处理数据时导致了延迟增加和隐私风险提升这项工作提出了一种自旋转移力矩磁性随机存取存储器(STT-MRAM) 计算内存(CIM) 宏来增强边缘设备上的人工智能(AI) 模型的推理效率。提出了一种自适应稀疏的设计，采用耦合的1T1M (c-1T1M) 计算单元来消除位级激活计算功耗开销并抑制结果依赖于模式的偏差。一种激活感知电压比较器阵列(AA-VCA)可将功耗降低高达56倍，并将感测裕度提高13倍。在系统层面，一种混合粒度稀疏工作流加速了推理，并且与紧凑的模拟CIM架构很好地兼容。此外，部署了一个硬件实现的变分自编码器（VAE），以增强处理能力。测试芯片采用28纳米CMOS工艺制造，磁隧道结(MTJ)尺寸为60纳米，在图像分类中实现了每瓦712万亿次操作的能效，在异常检测中实现了每瓦492.8万亿次操作的能效，并且准确率为96.3%，$F1$分数为0.97。
原文链接
亚微瓦级双模式可重构传感器接口（具有基线预校正功能），用于多模态电压/电流/电阻/电容传感
原标题：A Sub-μW Dual-Mode Reconfigurable Sensor Interface With Baseline Pre-Compensation for Multimodal V/I/R/C Sensing
作者：Ting Zhou; Chao Wang; Jiajie Huang; Jian Zhao; Jinghua Zhang; Yong Lian
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/08
摘要：紧凑、节能的多模态传感接口电路对于下一代物联网(IoT)和可穿戴设备至关重要。现有架构通常依赖于单独的读出通道面临硬件复杂性显著挑战由于传感器基线变化导致动态范围(DR)下降以及易受低频闪烁噪声的影响为了解决这些问题，本工作提出了一种亚-$μ$W 双模式可重构传感器接口电路(RSIC)。通过将架构简化为一种双模式拓扑结构，包括用于V/I/R传感的电阻反馈模式和用于C传感的电荷重新分布模式，该设计实现了高面积效率，并且具有最少的可重构无源网络和共享核心放大器。为防止由于传感器依赖的基线漂移而导致的饱和，集成了一个动态基线预校正电路，在保持高决定系数（R ${}^{2} \≮$ 0.9999）的同时，将V/I/R/C传感的线性范围增加了2％–25％。此外，采用了自动零校准(AZ)技术来抑制主要的闪烁噪声成分。在55纳米CMOS工艺中制造了一个原型集成电路，供电电压为1.2伏。实验结果表明该原型实现了0.2–1.1 V，100 nA–$5.5~\mu$ A，50 k $\Omega$ –5 M $\Omega$ ，以及4–36 pF的感应范围。启用AZ技术后，输入参考噪声底噪降低了4倍。RSIC 占用面积仅为 0.18 mm²，功耗为 890–1000 nW，相比先前的技术实现了 2.7 至 325 倍的功耗降低。
原文链接
输入为5伏特 输出为0.7至1.8伏特 恒定电流混合直流-直流转换器 具有2.5毫伏输出电压纹波和1.3微秒建立时间
原标题：A 5-V Input to 0.7–1.8-V Output Always-Constant-Current Hybrid DC–DC Converter With 2.5-mV Output Voltage Ripple and 1.3-μs Settling Time
作者：Mingi Jeong; Hyunjin Kim; Taehyeong Park; Chulwoo Kim
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/04
摘要：本文介绍了一种输入为5伏特，输出为0.7至1.8伏特的始终恒定电流(ACC)混合直流-直流转换器，用于高性能计算(HPC)设备应用。引入的转换器具有一个补偿电感电流路径交流成分的电容电流路径，以保持ACC条件。因此，在降低直流电感电流的同时，所提出的转换器通过涟波感应放大器(RSA)反馈网络的补偿操作，减少了输出电压纹波，并且相比于传统的混合直流-直流转换器，改善了瞬态响应性能。本工作采用180-nm CMOS工艺制造。测量结果表明最小输出电压纹波为2.5 mV 和快速负载瞬态稳定时间为$1.3~\mu $s。此外，该转换器使用一个具有80毫欧(DCR)的1微亨电感器实现了93.4％峰值功率转换效率，从而在小型转换器体积下实现这一目标。
原文链接
一种具有射频和本振路径重构能力的6.3-18.4GHz I/Q接收机用于6G FR3应用在22纳米全耗尽绝缘上硅
原标题：A 6.3–18.4 GHz I/Q Receiver With RF and LO Path Reconfigurability for 6G FR3 Applications in 22-nm FD-SOI
作者：Haisu Ju; Yingtao Zou; Gabriel M. Rebeiz
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/04
摘要：本文介绍了一种6.3–18.4GHz同相正交(I/Q)直接下变频接收机，在射频(RF)路径和本地振荡器(LO)路径中均具有重构性接收机包含一个多频带可重构射频前端，双平衡无源I/Q混频器，一个带有可调I/Q矢量校正电路的I/Q本振生成网络以及宽带基带放大器。集成的可重构射频前端能够在不同的频段实现优化性能。本设计将LO驱动器和多相滤波器（PPF）协同设计，以在低功耗条件下最大化整体LO链电压增益。此外，在本振输出驱动器中实现了可调的本振I/Q矢量校正电路，以在宽频率范围内最小化I/Q相位误差，同时引入最少的额外电压损耗。接收器针对高数据率6G频率范围3(FR3)无线通信应用。
原文链接
连续负载步进事件下 buck 变换器的一周期平衡控制
原标题：One-Cycle-Balance Control in Buck Converters for Consecutive Load-Step Events
作者：Zihao Tang; Jiacheng Yang; Rui P. Martins; Mo Huang
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/03
摘要：单周期平衡（OCB）响应代表了降压转换器的最优负载瞬态响应，最大化系统能效和鲁棒性。虽然现有技术已经证明了单个负载步事件的OCB响应，但在现代应用中常见的连续瞬态情况下却失败了。本工作通过引入一个OCB控制器克服了这些限制，该控制器在连续瞬态事件序列的每个阶段都实现了接近最优的响应。控制器采用多边形定时器进行一次周期性补偿累积电荷不平衡。一种继电器仿真曲线（REC）方法实现了对关键定时的低复杂度检测，独立于连续事件中的负载电流轮廓。此外，基于微分器的具有动态边界的瞬态检测器成功地以低延迟检测到每个瞬变事件的发生。在0.18-$μ$m BCD工艺中制造的原型展示了接近理想的OCB响应，在各种单一事件和连续事件下，偏离理想值(DFI)率低于7.8%
原文链接
基于谐波增强型本振发生器的65纳米CMOS连续宽带射频正交接收机(AnH-Band)
原标题：AnH-Band Continuous Broadband RF-Domain Quadrature Receiver Using a Harmonic-Enhanced LO Generator in 65-nm CMOS
作者：Weiping Wu; Xun Bao; Jingze Wang; Shi Chen; Shulan Chen; Yan Wang
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/02
摘要：本文介绍了一种H波段CMOS接收芯片组，覆盖了228–324GHz的宽频率范围，支持整个IEEE Std频段802.15.3d所提出的接收机采用射频域正交混频器先行架构来减轻H波段中正交本地振荡器(LO)信号生成的设计负担，这有利于实现大带宽。此外，采用了一种改进了带宽、输出功率(Pout)和谐波抑制比(HRR)的谐波增强型×12频率倍乘链(FMC)，作为本振(LO)发生器，以支持接收机的宽带性能。在FMC中，提出了一种双平衡自混频(DBSM)三倍频器以实现优异的基本抑制比，并提出了一种双模式谐波调谐倍频器以增强FMC在H波段的输出功率。接收机和独立的FMC是在65-nm CMOS工艺中制造的。测量结果表明，FMC 实现了 4.27 dBm 的峰值 Pout 和 218–292 GHz 的 3 分贝带宽。此外，FMC的HRR从228至310吉赫优于26分贝坎此外，所提出的接收机展示了从228至324吉赫兹的宽带性能，最小噪声系数(NF)为22.1分贝。接收器还支持IEEE标准中各种信道的16-QAM/64-QAM/128-QAM调制。802.15.3d，在第57频道采用16-QAM调制实现了40Gb/s的数据速率
原文链接
基于谐波增强型本振发生器的65纳米CMOS连续宽带射频正交接收机(AnH-Band)
原标题：AnH-Band Continuous Broadband RF-Domain Quadrature Receiver Using a Harmonic-Enhanced LO Generator in 65-nm CMOS
作者：Weiping Wu; Xun Bao; Jingze Wang; Shi Chen; Shulan Chen; Yan Wang
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/02
摘要：本文介绍了一种覆盖228–324GHz宽频率范围的$H$波段CMOS接收芯片组，支持整个IEEE Std频段。802.15.3d所提出的接收机采用射频域正交混频器先行架构来减轻在$H$波段生成正交本地振荡器(LO)信号的设计负担，这有利于实现大带宽。在FMC中，提出了一种双平衡自混频(DBSM)三倍频器以实现优异的基本抑制比，并提出了一种双模式谐波调谐倍频器以增强FMC在$H$-带的输出功率。接收机和独立的FMC是在65-nm CMOS工艺中制造的。测量结果表明，FMC 实现了峰值${P} _{ extrm {out}}$为4.27 dBm 和3-dB 带宽为218–292 GHz。此外，FMC的HRR从228至310吉赫优于26分贝坎此外，所提出的接收机展示了从228至324吉赫兹的宽带性能，最小噪声系数(NF)为22.1分贝。接收器还支持IEEE标准中各种信道的16-QAM/64-QAM/128-QAM调制。802.15.3d，在第57频道采用16-QAM调制实现了40Gb/s的数据速率
原文链接
STAR-SRAM：基于28纳米工艺的16位浮点SRAM计算存储宏
原标题：STAR-SRAM: 16-bit Floating-Point SRAM-Based Digital Computing-in-Memory Macro in a 28 nm
作者：Chuan-Tung Lin; Jonghyun Oh; Mingoo Seok
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/02
摘要：一种计算在内存中的宏(DCIM)作为深度神经网络(DNN)加速器中有前景的构建块出现。为了更好地支持DNN工作负载，电路设计者旨在提高宏的三个主要指标：能效，计算密度和权重密度。这些指标的改进直接转化为减少能耗，缩短推理延迟，并且在加速器层面具有更小的硅面积。本文介绍了STAR-SRAM，这是一种用于16位脑半精度浮点(BF16)运算的DCIM宏。该宏是采用自顶向下的方法设计的。我们从基于模型的参数优化设计过程开始，在此过程中确定了使数据中心基础设施管理(DCIM)宏的性能指标(FoM)最大化的最优设计参数。然后，我们开发了几种进一步提高FoM的电路技术，包括预乘对称校准、近似乘法器电路以及稀疏感知字线、时钟和输入门控技术。在28纳米CMOS工艺制造的STAR-SRAM实现了最先进的FoM，达到高达43.06 TFLOPS/W，1.89 TFLOPS/mm²和400 Kb/mm²。
原文链接
GUARD：一种按需保护的时钟和电压瞬变检测器
原标题：GUARD: A Clock and Voltage Glitch Detector With On-Demand Protection
作者：Mao Li; Sanu K. Mathew; Vivek De; Mingoo Seok
期刊：IEEE Journal of Solid-State Circuits
出版时间：2026/06/01
摘要：本文介绍了GUARD，一种全数字的、容差变化的检测器，用于时钟和电压瞬变攻击，并集成了按需保护机制。在28纳米CMOS工艺制造的GUARD通过监控系统时钟来检测恶意注入的故障，从而为数字系统提供强大的安全保障它采用一对优化的时间到数字转换器(TDCs)来检测小至100ps的时钟脉冲宽度变化，并支持高达1.2GHz的时钟频率。检测到后，低延迟时钟门控机制立即触发，防止故障传播至受害微控制器单元(MCU)，在实验攻击中实现100％保护成功。通过简单的单次校准，GUARD 在工业温度范围从 -40~{^{℃}} 到 125~{^{℃}} 和供电电压范围从 0.6 至 1.1V 的条件下表现出稳健的操作。此外，GUARD可以区分恶意电压瞬变和正常的片上IR降压，从而防止不必要的性能开销。GUARD 占用 $2958~\mu $m2，并且每 100 MHz 工作频率消耗 0.874 mW
原文链接
