当HBM与CoWoS挤满赛道，三星把AI入口放到光和SRAM上- 大数跨境

首页

当HBM与CoWoS挤满赛道，三星把AI入口放到光和SRAM上

半导体产业报告

2026-07-27

导读：三星的新AI筹码，一头在把光推近芯片，一头在把高频数据留在芯片里。

三星在 AI 领域的最新布局呈现双向发力态势：一端通过硅光技术拉近光与芯片的距离，另一端利用片上存储将高频数据留在芯片内部。

尽管 HBM 与 2.5D 封装仍是训练 GPU 的核心支撑，但推理负载对首 Token 延迟、连续解码及 Agent 循环提出了更低时延的要求。三星已展示 300mm 硅光平台，同时公开资料显示 Groq LPU 由其代工制造。这两大举措看似独立，实则旨在解决同一系统难题：优化带宽、降低时延并减少能耗，避免数据在芯片、封装与机柜间无效往返。

01 | 300mm 硅光：构建可落地的工艺平台

随着硅光技术进入 AI 数据中心，客户需要的是一套涵盖设计、仿真、封装及测试的完整工艺平台。三星的 300mm 方案基于成熟 CMOS SOI 工艺，在 305nm 硅层之上集成 400nm 氮化硅层，为低损耗波导、耦合器及有源器件提供了灵活的布局空间。

该平台已具备多项关键系统能力：

硅条波导损耗约为 1.2dB/cm，而 SiN 条波导低至 0.4dB/cm；
微环调制器与 MZM 的电光带宽可突破 50GHz；
PDK 提供超 40 个器件模型，全面覆盖 DRC、LVS 及 PEX 验证。

这套 PDK 使得波导、耦合器、调制器与电子芯片能在设计阶段协同计算，为后续封装、热管理及良率提升奠定基础。封装厂、光器件供应商与系统厂商需在流片前完成接口对齐。本质上，硅光商业化交付的是一套可流片的标准化工艺语言。

02 | CPO 技术：将封装挑战推向芯片边缘

三星硅光路线图涵盖从 PIC 平台、光 I/O 到 CPO 及下一代 CPO Turnkey 方案，规划延伸至 2030 年。其功耗目标从约 10pJ/bit 降至 2pJ/bit，带宽层级也由 100G/200G 向 400G 以上演进。需注意，此为长期技术目标，而非当前量产指标。

当光引擎靠近交换芯片或 XPU 时，虽然缩短了电信号传输距离，但并未消除整体代价。PIC、EIC、光纤耦合、散热、TSV、封装基板及测试必须在同一工艺窗口内高度集成。CPO 虽减少了电互连路径，却将工艺整合、封装复杂度及测试难度集中到了同一基板上。

产业信息显示，三星首个商用 CPO 节点预计于 2027 年落地。目前三星公开内容仍以平台架构与路线图为主，客户导入进度、封装良率及可维修性等实际挑战仍待逐步攻克。

03 | LPU 架构：将推理热点数据留存片上

Groq LPU 架构的核心在于大容量片上 SRAM：单颗芯片配置 500MB SRAM 与 150TB/s 内存带宽，并配备 96 条 112Gbps 的 LPU 互连接口。其设计初衷并非将所有模型装入 SRAM，而是让高频复用且对延迟敏感的数据避免访问外部内存。

该路线常被误读为"SRAM 取代 HBM 或 DRAM"。实际上，LPX 计算托盘仍包含主机 CPU 与 DDR 内存，由 8 颗 LPU 组成一个托盘，32 个托盘构成 256 颗 LPU 的机架级系统。片上 SRAM 仅负责承接加速器附近最热的数据层，CPU 和 DDR 继续承担操作系统、主程序及大容量存储任务。简言之，SRAM 并未驱逐 DRAM，只是将最频繁的数据搬运限制在芯片内部。

现有线索表明 Groq LPU 采用三星 SF4X 工艺，但 I-Cube、X-Cube 等先进封装品牌尚未得到官方确认。虽然工艺节点已明确，具体的封装组合仍有待观察，不能简单套用 HBM GPU 的封装模式。

04 | 解码任务拆分与数据路径重构

LPU/LPX 架构的核心意义在于依据硬件特性对推理解码进行分工。Attention 机制继续部署在 Rubin GPU 上以处理累积的 KV Cache，而 FFN 和 MoE 专家执行则交由 LPU 负责，以利用其低时延和高片上带宽优势。每生成一个 Token，两类任务均需反复接力协作。

Agent 工作流进一步放大了这种接力需求。检索、工具调用、推理及验证构成多轮循环，单步排队的尾延迟会不断累积。尽管 SRAM 降低了本地数据搬运成本，但 GPU 与 LPU 间的中间激活仍需通过网络传输，跨芯片通信无法完全消除。减少一次数据搬运并不意味着系统不再需要数据流动。

三星尚未宣布将硅光平台与 Groq LPU 整合为单一产品。然而，两者之间存在清晰的工程逻辑关联：LPU 致力于留存芯片内部的热点数据，CPO 则试图降低芯片外部高带宽传输的能耗。前者缩短局部路径，后者重塑机柜级路径。

结语：构建两段无缝衔接的数据路径

硅光平台需跨越封装、耦合、测试及客户流片等多重关卡，LPU 代工则需将 SF4X 工艺、封装方案与系统软件时延目标深度融合。制造难题已从拥挤的训练 GPU 供应链转移至更精细的系统分工中。光学技术负责优化外部路径的能效，SRAM 负责加速内部路径的流转。二者能否在同一台 AI 服务器中实现高效协同，将决定三星这一战略布局的最终成效。

【声明】内容源于网络

半导体产业报告

1234

内容 561

粉丝 1

半导体产业报告 1234

总阅读26.7k

粉丝1

内容561