大摩把AI基础设施的下一阶段约束从单一算力扩展到容量、带宽与成本共同构成的存储墙。AI代理可能在2030年前贡献 26%—77% 的新增DRAM需求，云端存储支出到2030年达到 4180亿美元，2026年起复合增速约8%。内存占云资本开支的比例预计从2023年的12%升至2027年的40%，系统需要同时改进设计、制程、封装、外围器件、集成方式和材料，单靠制程微缩不足以解决数据存取约束。

▪ DDR5单通道带宽由2024年的44.8GB/s提高到2026年的51.2GB/s，增幅约 14%；同期Google Cloud月度token量由2024年4月的10万亿增至2026年6月的3200万亿，增长超过320倍，带宽改善明显落后于数据处理需求。

▪ 大摩预计2027年云厂商资本开支与EBITDA之比达到 88.2%，而2017年为32.4%。存储成本和供应能力开始影响整体基础设施回报，HBM堆叠、先进基底、缓存层级与互连效率需要在系统层面协同优化。

▪ 新兴存储技术市场规模预计由2025年的 12亿美元 增至2030年的230亿美元。增量不仅覆盖传统DRAM、NAND与HBM厂商，也延伸到接口芯片、连接、先进封装、3D堆叠和系统设计环节。

大摩：存储占云资本开支比例与存储层级结构（来源：大摩, 260716）

前言

摩根士丹利于2026年7月16日发布这份题为《下一代存储的创新》的全球科技研究报告。报告由横跨美国、欧洲、日本、台湾、香港和新加坡的十位分析师联合撰写，涵盖半导体存储领域的全部主要赛道。

这份报告的核心论点简洁而有力：AI的瓶颈已从算力转向存储。 如果说GPU决定了AI能"跑多快"，那么存储决定了AI能"走多远"。报告系统性地提出六大创新路径，并首次对"存储创新"这一新兴生态系统的可寻址市场进行量化测算，为投资者提供了从传统存储芯片向整个存储生态系统扩展的完整投资框架。

本综述严格遵循报告原文结构与内容，逐页进行翻译、梳理与深度剖析。

第一章：问题定义——存储何以成为AI的下一个瓶颈

1.1 从"算力竞赛"到"系统约束"的范式切换

报告开篇明确指出，AI的发展正处于根本性的范式切换之中。过去几年，AI领域的焦点几乎全部集中在GPU算力的指数级增长上。然而，这种"算力军备竞赛"正在遭遇一个不可回避的现实：存储系统完全跟不上算力的增长速度。

大摩用两组对比数据清晰展示这一失衡：

Token增长 vs 带宽增长

• Google Cloud Platform（GCP）的Token处理量从2024年4月的每月约10万亿，飙升至2026年6月的每月3,200万亿，增长超过320倍。

• 同期，DDR5内存的每通道带宽仅从44.8GB/s（DDR5-5600）提升至51.2GB/s（DDR5-6400），增幅仅为14%。

这是数量级的差距——320倍对14%。即便GPU算力再强，数据无法及时送达，算力只能空转。

存储支出占比的跃升

• 2023年（AI云资本开支爆发前），存储支出仅占云资本开支的约12%。

• 大摩预计到2027年，这一比例将跃升至40%。

• 资本开支与EBITDA的比率将从2017年的32.4%升至2027年的88.2%。

这意味着，云服务商每10块钱基础设施投资中，就有4块钱花在存储上。存储不再是"配角"，而是基础设施投资的核心组成部分。

1.2 "存储墙"的三重约束

报告的核心分析工具是"存储墙"（Memory Wall）概念——处理器性能与存储系统性能之间日益扩大的鸿沟，具体表现为三个相互强化的约束维度：

约束维度	具体表现	对AI的影响
容量约束	DRAM密度增长放缓，1b→1c微缩不足10%	大型模型无法完全载入HBM，需频繁换入换出
带宽约束	DDR带宽提升远落后于Token增长	GPU频繁等待数据，算力利用率下降
成本约束	DRAM每GB价格回到30年高点	边缘AI部署成本过高，普及受限

报告特别强调，这三个约束不是孤立的，而是相互强化的"三重困境"：容量不足导致频繁数据交换→加剧带宽压力；带宽不足延长计算时间→增加成本；成本高企限制容量扩展。仅靠单一维度的改进无法打破这一循环。

1.3 分析框架的升维：从"存储芯片"到"存储系统"

报告最重要的理论贡献之一，是提出分析框架的根本性升维。传统分析将存储问题简化为"DRAM/NAND供给是否充足"，但大摩明确指出——这种分析框架已经过时。

真正的挑战是系统级的：

• 数据如何在芯片之间移动（互连）

• 数据如何在物理空间上排列（封装）

• 数据如何被访问和计算（架构）

• 数据如何被存储和保留（材料）

这意味着，解决方案不能仅靠"多建几座晶圆厂"，而需要在整个存储堆栈上进行协同创新。这也意味着，投资机会从"存储原厂"扩展到了"整个存储生态系统"。

大摩将这一转变总结为投资逻辑的根本变化：

旧问题："谁造出最快的芯片？"新问题："谁能最高效地移动、存储和访问数据？"

第二章：历史启示——3D NAND的颠覆性案例

在展开六条技术路径之前，报告专门用完整章节回顾了3D NAND的历史。这不仅是背景介绍，更是一个方法论示范——大摩试图通过历史类比，告诉投资者"存储创新如何重塑行业格局"。

2.1 3D NAND的诞生与技术突破

技术背景： 传统2D平面NAND通过不断缩小线宽来提升密度。但随着制程微缩接近物理极限（约15-16nm），继续缩小尺寸导致电荷泄漏和单元间干扰变得不可控。行业需要一种全新的思路。

概念提出： 东芝在2007年首次提出3D NAND概念——将存储单元垂直堆叠，而非继续在平面上缩小。

商业化： 三星在2013年率先实现24层3D NAND量产，密度128Gb。但真正的转折点出现在2016年——苹果决定在iPhone 7的256GB版本中采用三星的3D V-NAND。

2.2 苹果的催化作用

报告对苹果的角色给予高度评价，认为其产生了三个关键效应：

1. 需求信号效应：苹果的采用向全行业发出明确信号——3D NAND是"真需求"，不是实验室技术。

2. 规模效应：苹果的订单量巨大，足以支撑供应商的大规模资本开支。

3. 竞争效应：苹果只选三星作为供应商，迫使SK海力士和东芝等竞争对手加速追赶。

2017年，由于SK海力士和东芝的良率爬坡不及预期，全球3D NAND出现供应短缺。这反而进一步加速全行业投资，推动了从24层到48层的快速迭代。

2.3 对NOR闪存的影响：颠覆但不消灭

报告特别指出，3D NAND对NOR闪存市场产生压力，但没有完全取代NOR——这是一个重要的细微判断，颠覆性技术往往会消灭旧技术，但有时也会形成"新旧共存"的新格局。

NOR在以下场景中仍然不可或缺：

• 启动/代码存储

• 就地执行（XIP）

• 安全固件

• 快速随机读取

• 对可靠性敏感的汽车、工业、物联网和网络应用

那些无法或不愿进行大额资本开支的存储厂商（Macronix、Winbond、GigaDevice）退出了高堆叠NAND竞争，专注于NOR和SLC NAND，从而获得更小但更专注的市场空间。

2.4 对当下的启示

通过3D NAND案例，报告暗示对当下存储创新的几个关键判断：

1. "杀手级应用"是创新的催化剂——正如智能手机催生了3D NAND，AI正在催生新一代存储技术。

2. 大客户的采用是关键转折点——正如苹果的采用推动了3D NAND普及，AI超大规模客户的采用将决定HBF、CXL等新技术的命运。

3. 颠覆性创新重塑供应链——3D NAND让"无法跟进的玩家"边缘化，当前的存储创新也将重新划分赢家和输家。

第三章：六大创新路径——系统性的技术框架

这是报告的核心技术内容。大摩将存储创新分解为六个相互关联的路径，为投资者提供系统性的分析框架。

3.1 路径一：制程迁移——传统的延续与极限

DRAM制程：逼近物理极限

DRAM制程演进已从"大步前进"变为"小步挪移"：

• 从1a节点（约14nm）到1b节点（约12nm），实现显著的几何微缩

• 但从1b到1c节点，微缩幅度已不足10%

• 这是DRAM产业历史上最缓慢的一代微缩

报告揭示三大厂商在EUV策略上的战略性分化：

厂商	EUV策略	优势	风险
美光	最少EUV层数+先进多重图形化	资本效率高，折旧负担小	工艺复杂度高
三星	从8-9层减至6-7层（-30%）	避免EUV刻蚀的良率损失	密度提升可能不足
SK海力士	维持EUV使用+HKMG	性能较优	资本开支高

报告明确指出，DRAM制程微缩的"黄金时代"已结束。下一个关键转折点是4F²单元结构（0a节点） ，预计2027-28年达到量产可行性。这将是平面DRAM的"最后一站"，之后必须转向3D DRAM。

NAND制程：层数竞赛升级

NAND的情况相对乐观，因为3D堆叠提供了持续密度提升空间：

• 美光：276层G9 3D NAND已出货

• 三星：286层第9代V-NAND

• SK海力士：321层NAND已量产

• 长江存储：232层（使用Xtacking 3.0架构）

报告强调，NAND制程竞争已从"层数竞赛"扩展到横向微缩（缩小字线间距、使用PUC/CuA架构）和逻辑微缩（SLC→MLC→TLC→QLC）的多维度竞争。

3.2 路径二：设计创新——架构级突破

PLC NAND：5bit/单元的极限挑战

从QLC（4bit/单元，16种电压态）到PLC（5bit/单元，32种电压态），看似仅+25%密度提升，实则对控制器提出质变要求：

规格	SLC	MLC	TLC	QLC	PLC
密度（bit/单元）	1	2	3	4	5
耐用性（P/E cycles）	50K-100K	3K-10K	1K-3K	100-1K+	~100（估）
写入速度（MB/s）	20-40+	10-30+	5-15+	2-10	1-5（估）

PLC的耐用性仅约100次P/E cycle，写入速度仅1-5 MB/s。这意味着PLC只能用于"写少读多"的冷数据存储。报告对PLC的判断是：技术上可行，但商业适用范围有限。

3D DRAM：存储行业的"圣杯"

3D DRAM是报告中最受关注的设计创新方向。其目标是在单片晶圆上垂直堆叠多层DRAM单元，类比2D NAND到3D NAND的转型。

技术路线有三条：

1. 垂直通道（VCT） ：三星和SK海力士当前采用的过渡方案

2. 含电容全堆叠3D DRAM：最困难但最彻底的方案

3. 堆叠水平通道（Si/SiGe超晶格） ：通过材料创新实现

美光选择最激进路线——直接进入全3D DRAM，跳过VCT过渡。这是一场豪赌：成功则弯道超车，失败则可能掉队。

报告对3D DRAM量产时间的判断："全堆叠、含电容的3D DRAM量产可能要等到2030年代。"

ZAM和zHBM：非常规路径

ZAM由Intel和SAIMEMORY（软银）联合开发，用交错对角互连替代传统垂直TSV。zHBM则将存储直接堆叠在GPU逻辑芯片之上。报告对这两项技术的态度是"高潜力、高风险"。

MRAM：不会取代DRAM，但会取代部分Flash/SRAM

MRAM基于磁性隧道结存储数据，优势是非易失性+高耐用性+高速。但密度和成本约束使其无法替代高密度DRAM。更合理的定位是替代嵌入式Flash和SRAM，应用于汽车MCU、航天、工业自动化等场景。

关键瓶颈：20nm以下是热稳定性悬崖。

3.3 路径三：封装创新——当前最大的增量机会

这是六大路径中商业化最快、TAM最大的领域。

HBM：AI存储的"当红炸子鸡"

HBM路线图非常清晰：

世代	发布年份	堆叠层数	容量/堆栈	带宽/堆栈
HBM	2014	4Hi	1GB	128GB/s
HBM2	2018	4-8Hi	4-8GB	307GB/s
HBM2E	2020	4-8Hi	8-16GB	460GB/s
HBM3	2022	8-12Hi	16-24GB	819GB/s
HBM3E	2024	12Hi	24-36GB	1TB/s+
HBM4	1Q26	12-16Hi	36-64GB	1.5-2TB/s+
HBM4E	2H27	16Hi	—	—

三星在HBM4认证中领先，1Q26已开始爬坡。HBM4e的每片晶圆良率可能再降20%——意味着供给将进一步紧张。

大摩预计2026-2028年HBM ASP年增+15%，商品DRAM价格持平至1H28。

HBF——本报告最大亮点之一

HBF（高带宽闪存）是闪迪在2025年2月推出的新产品。本质上，它是将3D NAND堆叠并赋予HBM级别的带宽：

• 带宽媲美HBM

• 容量是HBM的8-16倍

• 定位：AI推理场景中HBM的容量补充

• 第一代HBF可实现单GPU达4TB的VRAM容量

2025年8月，SK海力士与闪迪签署MOU，联合推动HBF接口标准化。两大存储巨头的联手意味着HBF是产业共识，不是概念炒作。

时间表：

• 2H26：HBF出样

• 2027年初：首批AI推理设备可用

HBF的战略意义在于：它创造了一个"从0到1"的新品类。

WoW：边缘AI的关键使能技术

AP Memory的WoW方案已展示10倍带宽、>90%功耗降低。大摩预测WoW市场从2025年0.5亿美元→2030年98亿美元，CAGR高达322%。

H3和iHBM

SK海力士的H3架构（HBM+HBF混合）在推理场景实现2.69倍吞吐量/瓦提升。iHBM则在封装内集成冷却元件，直接解决HBM的热瓶颈。

高通的HBC

用LPDDR堆叠替代HBM，简化CoWoS为Chiplet封装。大batch场景带宽每瓦达HBM的6倍。

3.4 路径四：外围创新——内容乘数效应

外围创新是"投资弹性"最大的路径——不是"卖更多芯片"，而是"每台服务器卖更多芯片"。

MRDIMM：让DDR5带宽翻倍

通过MRCD+MDB芯片组，使DDR5有效带宽翻倍（6,400 MT/s→12,800 MT/s）。

关键数据：

• 每模组：1个MRCD + 10个MDB

• 传统RDIMM：仅1个RCD

• 内容价值提升约11倍

瑞萨已量产完整方案，澜起科技是另一主要供应商。

CXL：打破服务器的"内存天花板"

CXL将内存连接到PCIe接口，突破DIMM槽位限制：

• 内存扩展：通过PCIe槽位添加更多内存

• 内存池化：多台服务器共享集中式内存池

Meta的"Vistara"项目已验证CXL价值：服务器数量减少25%，延迟降低，OOM事件减少。

大摩大幅上调CXL市场预测：

品类	原预测（2030年）	新预测（2030年）
CXL MXC芯片	9.9亿美元	21亿美元
CXL交换芯片	6.64亿美元	19亿美元

DDR6：外围内容的"乘数效应"

从DDR5到DDR6，每台服务器的RCD芯片数量从24颗增至96颗——增长4倍。

3.5 路径五：集成创新——PIM与CIM

PIM和CIM代表对冯·诺依曼架构的根本性挑战。

PIM：三星和SK海力士的前沿探索

三星HBM-PIM（Aquabolt-XL）在HBM存储体内部嵌入可编程计算单元：

• 平均存储延迟降低>50%

• 特定计算性能提升最高16倍

• 能效提升>80%

SK海力士GDDR6-AiM针对RNN/LSTM/MLP优化。

经济性验证： LLM推理场景下，PIM架构3年TCO每QPS可比GPU降低6.94倍。

CIM：更激进的范式突破

CIM直接在存储阵列内部利用介质物理/电学特性执行计算，可使用SRAM、DRAM、FeFET、ReRAM、3D Flash等多种介质。

3.6 路径六：材料创新——最底层的变量

3D DRAM通道材料：Si/SiGe超晶格

通过外延生长交替的Si/SiGe多层结构，选择性刻蚀掉SiGe层，释放堆叠的水平硅通道。关键挑战是原子级的界面控制。

DRAM电容介质：从ZAZ到HZO

传统ZAZ（ZrO₂/Al₂O₃/ZrO₂）三层结构在5nm以下难以维持。研究方向转向TiO₂基材料和HZO铁电/反铁电材料。HZO的"逆微缩"特性尤其值得关注。

MRAM自旋电子材料

核心是磁性隧道结，需要精确工程化的铁磁层和MgO隧道势垒。

NAND金属化：从钨到钼

行业正从钨（W）转向钼（Mo），原因：

1. 钨需要TiN阻隔层，消耗导电截面积

2. 钨CVD工艺使用WF₆，留下氟残留

3. 钼无需阻隔层，电阻率更低，ALD沉积更均匀

第四章：TAM量化测算

大摩首次系统性地量化"存储创新"的可寻址市场：

不含HBM的存储创新TAM

情景	2030年TAM	主要驱动因素
悲观	169亿美元	封装和外围采用慢于预期
基准	230亿美元	封装（尤其是WoW）和外围（CXL/MRDIMM）
乐观	414亿美元	超大规模客户加速采用

含HBM的总TAM

情景	2030年TAM
悲观	1,600亿美元
基准	2,760亿美元
乐观	3,420亿美元

封装和外围是最大增量市场——这与"外围创新具有最大投资弹性"的判断一致。

第五章：重点推荐标的深度分析

5.1 三星电子——HBM领跑者

评级： 超配（Top Pick）

核心逻辑：

• HBM4认证领先，1Q26已开始爬坡

• 3Q26 DRAM预计涨价20-30%

• CXL CMM-D模块（CXL 3.1兼容）预计3Q26出样

• 2027年盈利仅5.2倍PE

技术布局： HBM4领跑、VCT过渡3D DRAM、286层V-NAND、VIO NAND（400+层，CoP混合键合）

风险： 2028年供需能见度不足，DRAM涨价可能在4Q26见顶。

5.2 美光——资本效率的典范

评级： 超配，目标价$1,200

核心逻辑：

• 最少EUV层数实现1b节点30%密度提升

• HBM毛利率向90%靠近

• 16项战略客户协议+$220亿财务承诺

• 承诺100%超额现金返还股东

技术差异化： 直接进入全3D DRAM，跳过VCT过渡——最激进的技术路线。

5.3 闪迪——HBF创造新品类

评级： 超配，目标价$1,750

核心逻辑：

• HBF创造"从0到1"新市场

• 已锁定超1/3 FY27产能的NBM协议，毛利率80%+

• 当前仅约10.5倍2027年PE

HBF时间表： 2H26出样，2027年初首批AI推理设备可用。

5.4 铠侠——SSD全产品线覆盖

评级： 超配（Top Pick）

产品线： CM系列（KV缓存）、GP系列（GPU直连）、LC系列（高容量QLC）

BiCS路线图： BiCS-8占80% GB产出（2027年3月），BiCS-10（332层）夏季出样。

5.5 澜起科技——中国唯一纯数据中心芯片标的

评级： 超配，A股目标Rmb377，H股目标HK$432

核心逻辑：

• 中国唯一纯数据中心芯片公司

• MRCD/MDB、PCIe重定时器/交换芯片、CXL MXC三大新AI业务线

• 中国半导体国产化驱动市场份额提升

盈利预测上修： 2026/27/28年EPS分别上调1%/11%/37%，2026-2028年净利润CAGR预计73%。

估值争议： 目标价对应2026年122倍PE，高于A股历史均值70倍。高PE由高增长支撑。

风险： 云资本开支下行、技术迁移慢于预期、新产品发布延迟。

5.6 瑞萨电子——MRDIMM的早期赢家

评级： 超配

核心逻辑： 内存接口毛利率远超公司平均，2025-2028年CAGR预计29%，MRDIMM芯片组方案已量产。

第六章：系统与软件优化

DeepSeek Engram

将模型静态知识库卸载至CXL-attached DDR5，按需调用。核心是将静态模式存储与动态计算分离。

CXL-Attached DDR5

将"推理"与"知识存储"解耦——延迟关键的推理留在HBM，大规模低频访问知识卸载至CXL-attached DDR5。

TurboQuant

KV Cache压缩算法，推理速度提升8倍、内存占用减少6倍。大摩判断：压缩的短期影响不是降低绝对GPU需求，而是在现有硬件上实现更高利用率和更长上下文窗口。

SRAM和LPU架构

LPU强调紧协调执行和大量使用片上SRAM。大摩将SRAM和HBM视为互补关系——SRAM处理"热路径"，HBM提供可扩展容量。

第七章：关键风险与催化剂

风险因素

1. 软件优化的替代效应：可能减少增量硬件需求，但效率提升更可能被重新投资于更大模型

2. AI变现不及预期：可能导致资本开支削减

3. 技术执行风险：新技术复杂且未在大规模验证

4. 周期性风险：DRAM涨价可能在4Q26见顶

5. 地缘政治风险：涉及中国半导体和出口管制

关键催化剂

1. HBM4/HBM4e量产进度和客户认证

2. HBF出样及客户反馈（2026下半年-2027年初）

3. CXL在超大规模数据中心的部署加速

4. MRDIMM在下一代服务器平台的采用率

5. 3D DRAM技术突破与量产时间表

第八章：核心结论与投资启示

核心结论

第一，AI投资正从"算力主导"转向"系统主导"。 存储是这一转型的核心——GPU决定AI"跑多快"，存储决定AI"走多远"。

第二，机会从存储原厂扩展到整个生态系统。 封装、接口、材料等领域可能出现比传统存储芯片更大的Alpha。大摩明确指出："These areas are earlier-stage, less crowded and often under-owned。"

第三，六大路径中，封装和外围是当前最大的增量市场。 TAM最大、商业化路径最清晰、投资弹性最高。

第四，HBF是值得高度关注的新品类。 闪迪创造"从0到1"的市场，SK海力士已参与联合标准化。

第五，澜起科技是"存储外围"主题的最佳标的，但高估值蕴含高预期。

投资框架总结

投资层级	代表标的	投资逻辑	时间维度
核心持仓	三星、美光、闪迪、铠侠	HBM/DRAM/NAND涨价弹性	短期-中期
高确信主题	澜起科技、瑞萨	MRDIMM/CXL内容乘数	中期
早期布局	AP Memory、华邦、兆易创新	WoW、3D堆叠	中长期
前瞻布局	材料/设备供应商	新材料、新架构	长期

最后的思考

大摩在报告结尾写道："The first phase was compute-led, driven by GPUs and infrastructure build-out. The next phase will be system-led, driven by efficiency and architecture."

第一阶段（2023-2025）是"算力军备竞赛"，谁有最多GPU谁赢。第二阶段（2026-2030）是"系统效率竞赛"，谁能最有效地移动、存储和访问数据谁赢。

存储，正是这场竞赛的核心战场。