在半导体制造的精密世界里，光刻机长期扮演着不可替代的角色。但随着制程微缩触及经济学瓶颈，传统DUV、EUV光刻成本高企的问题日益凸显。一条名为“纳米压印”（Nanoimprint Lithography, NIL）的技术路线，正在从实验室加速走向量产线，并引起了业内广泛关注。
什么是纳米压印？
纳米压印技术的原理并不复杂。它不使用复杂的光学系统来投射电路图案，而是直接将设计好的电路图案制作在一块模板上，然后像“盖章”一样，通过物理接触将图案压印到晶圆表面的材料上。这项技术由华裔科学家周郁于1995年首次提出，至今已发展了三十余年。
与依赖光波波长的传统光刻不同，纳米压印的分辨率只取决于模板本身的尺寸，不受光学衍射极限的限制，理论上可以达到原子级尺度。正是这种特性，使它成为了后摩尔时代最具潜力的候选技术之一。
纳米压印的优势：成本与能效
纳米压印最显著的优势体现在成本和能耗上。由于省去了光刻机中最为昂贵和复杂的光学系统，其设备造价大幅降低。据测算，与EUV光刻工艺相比，采用纳米压印技术制造芯片，能够降低约四成制造成本和九成耗电量。佳能公司曾表示，其纳米压印设备的价格比ASML的EUV光刻机“少一位数”。
此外，纳米压印在分辨率上也具备竞争力。佳能的FPA-1200NZ2C机型已实现最小线宽14纳米的图案化，相当于5纳米制程节点。大日本印刷（DNP）更是在2025年成功研发出电路线宽仅10纳米的纳米压印光刻模板。
2026年的关键突破：从实验室到产线
2026年，纳米压印技术迎来了多个里程碑式的进展。
在国际上，佳能的纳米压印设备FPA-1200NZ2C已进入高量产（HVM）阶段。该机型同机台套刻精度m+3σ已做到1.8纳米，综合成本比EUV降低43%至59%。佳能还开发了AI驱动的缺陷检测系统，将漏检率从3%降至0.7%，质检效率提升80倍，有效解决了纳米压印在大规模量产时的良率控制难题。
在国内，2026年6月5日，璞璘科技向深圳力策科技正式交付了PL-AS真空气压式晶圆级纳米压印光刻机。双方基于该设备成功实现了8英寸光芯片晶圆的规模化量产验证。整个制造过程完全绕开了深紫外（DUV）光刻路线，并将单片芯片制造成本压缩至传统DUV方案的十分之一。
这一突破的关键在于璞璘科技选择的技术路线。传统的辊压工艺虽然产能高，但残余层厚度不均；佳能代表的步进式精度虽高，但效率偏低。璞璘科技的PL-AS采用真空气压式方案，利用气体对模板施加均匀压力，实现面接触压印。这种等压特性确保了晶圆上每一个纳米级单元受力完全一致，能将残余层厚度偏差控制在2纳米以内。同时，真空环境从根本上避免了气泡缺陷。该设备支持小于10纳米的线宽分辨率，晶圆整面压力均匀性误差低于0.5%。
纳米压印的局限与挑战
尽管进展显著，纳米压印技术仍面临不少挑战，这也是它至今未能取代光刻技术的主要原因。
首先是缺陷率与良率。纳米压印是一种物理接触式加工，在模板与晶圆接触的过程中，稍有不慎就会引入颗粒缺陷。目前，纳米压印设备单次压印的合格率尚不足80%，远低于EUV光刻机在成熟产线中95%以上的稳定表现。
其次是模板寿命。纳米压印的模板具有微纳结构，较为脆弱。每次压印都会造成模板的磨耗，且模板需与光刻胶直接接触，易沾染颗粒和残留物，导致模板寿命有限。而模板的制造成本极高，这构成了大规模量产的一大障碍。
再次是套刻精度。先进逻辑芯片（如CPU、GPU）的制造需要数十层套刻，每一层都必须与上一层实现纳米级坐标对准。纳米压印的物理接触式对准，在精度上难以达到EUV光学对准的水平。因此，业内普遍认为，纳米压印在存储芯片、光芯片等领域更具优势，而在对缺陷和精度要求极为严苛的逻辑芯片领域，短期内仍难以撼动EUV的地位。
应用前景：存储芯片与光芯片率先落地
在芯片制造领域，存储芯片被认为是纳米压印技术最有望率先实现大规模应用的领域。存储芯片对成本控制要求严格，同时其设计中的冗余单元可以容忍一定比例的不良品。三星电子早在2020年就将纳米压印技术应用于176层3D NAND闪存的量产。SK海力士、美光科技等国际大厂也纷纷引入了纳米压印设备进行研发和测试。
而在光芯片领域，璞璘科技在2026年的突破则开辟了一条新路。纳米压印技术已在激光雷达芯片、光通信传感芯片、硅光晶圆等三大核心光芯片赛道完成规模化验证。十倍级的成本降低，为自动驾驶、AI光互联等下游产业的规模化发展提供了更经济的制造方案。
结语：补充者，而非颠覆者
综合来看，纳米压印技术是一项极具潜力的微纳加工技术。它在成本、能耗和特定场景下的分辨率方面具有显著优势，并已在存储芯片和光芯片制造中展现出实际价值。
然而，受限于缺陷率、模板寿命和套刻精度等瓶颈，纳米压印在短期内无法完全取代传统光刻技术。它更可能扮演的角色，是在特定赛道中对现有光刻技术形成有效补充，成为一个在某些领域能够实现“替代”的方案。随着璞璘科技等国内厂商的崛起以及佳能等国际巨头的持续投入，这条“盖章式”造芯片的技术路线，正逐渐走向产业舞台的中央。
