2026年6月18日，英特尔把先进封装独立成一个业务单元，挖来SK海力士前CEO李锡熙专门负责。SK海力士是全球最大的HBM制造商。一个过去做HBM的人，被请来领导把HBM和GPU连在一起的封装业务。英特尔代工负责人Chandrasekaran对WIRED说："封装比硅本身更重要。"
上一篇讲到，台积电的CoWoS方案最初用整块硅做底板，但硅底板面积做不大，台积电只好妥协，想出硅桥加塑料板的方案CoWoS-L。但在太平洋对岸，英特尔从来就没用过整块硅底板，十年前开始做先进封装的时候，英特尔走的就是硅桥路线。在英特尔看来，这条路不是妥协，而是更好的起点。
把桥埋进去
英特尔的封装技术叫EMIB——嵌入式多芯片互连桥（Embedded Multi-die Interconnect Bridge）。
台积电的CoWoS方案，是在芯片下方铺一整块硅底板，底板内部密密麻麻地布满信号通道，所有芯片的通信都通过这块底板中转——像一栋大楼的地下管道层，所有住户的水电网线都从这里走。
英特尔的EMIB则没有铺一整块地下管道层，而是只在两颗芯片搭界的地方——通信最密集的位置——埋了一小块硅。
具体怎么埋的？英特尔先在硅晶圆上制造硅桥——一小块硅片，厚度不到75微米（大约一根头发的直径），里面刻了四层铜布线，线宽只有两微米，密度和台积电的整块硅底板一样高。晶圆切开后，每一小块就是一座桥，面积只有几十平方毫米，比一粒黄豆大不了多少。
然后在制造塑料基板的时候，在需要高速通信的位置预留出小槽，把硅桥放进去，用粘合剂固定。接下来在整块基板上铺绝缘层和金属布线层，把硅桥完全封住。封好之后，基板表面和普通基板一样平整，从外观根本看不出来哪里埋了桥。芯片焊上去之后，在搭界的地方，信号走的是下面那块硅桥里精密的通道；在其他区域，信号走的是塑料基板里普通的铜线。
一个封装里可以埋很多座桥。需要连接几对芯片，就埋几座桥。桥以外的大面积区域只需要走供电和低速信号，普通塑料基板就够了。
英特尔从2017年开始量产EMIB，最先用在FPGA芯片上。后来Sapphire Rapids服务器CPU用EMIB连接HBM内存，Ponte Vecchio GPU用了超过40颗芯片加上大量EMIB桥。到2026年，EMIB量产已经近十年，经历了多代产品的验证。
两条路怎么碰头的
后来台积电的CoWoS-L方案和EMIB用的是同一个核心洞察：高密度的硅只在芯片交界处需要，其他地方用塑料就够了。
但台积电是从上往下走到这个洞察的。整块硅底板虽然密度最高、带宽最好，可是面积做不大、成本也高。随着芯片越做越大，整块硅底板也撑不住了，台积电才开始用塑料替代硅，只在关键位置保留硅桥。这是一条不断放弃密度、换取面积的退让之路。
英特尔则是从下往上爬到这个洞察的。英特尔从没做过整块硅底板，从一开始就把小硅桥埋在塑料基板里。然后一代代提升桥的性能——从最初只有四层金属的EMIB，到EMIB-M（在桥里增加电容改善供电），再到最新的EMIB-T（在桥里增加纵向通孔，让电流可以直接垂直穿过硅桥）。EMIB-T的复杂度已经远超初代：10层金属、MIM电容、TSV供电网络，桥的直流压降比传统EMIB降低了68%到80%，电源网络阻抗改善超过82%。英特尔在2026年ECTC大会上展示了EMIB-T在36微米凸点间距下的验证结果，下一步正在测试25微米。这是一条不断增加密度、逼近CoWoS性能的攀升之路。
台积电在往下退，英特尔在往上爬。2026年，两条路在"局部硅桥+塑料基板"这个架构区间碰头了。
一层板和两层板
两条路碰头了，但制造方式不一样。这个差异是理解两条路线的关键。
台积电的CoWoS-L分两步走。第一步，台积电在晶圆上单独制造一块塑料中介层——这块中介层里嵌着硅桥，表面铺着精密的铜布线。中介层做好之后从晶圆上切下来，检测，筛掉有缺陷的。第二步，把这块中介层贴到封装基板上，再把芯片焊到中介层的上表面。整个过程里，芯片和封装基板之间隔着一整块中介层——就像在地基和住户之间加了一层预制地板，地板里埋着管道，住户踩在地板上面。整个封装由两块板子叠在一起，经过两次贴合、两次对准才能完成。
英特尔的EMIB只有一步。硅桥在基板制造过程中就被直接埋进基板里，不需要单独的中介层。芯片直接焊到基板表面。中间没有多余的一层。管道直接埋在地基里，住户直接住在地基上面。整个封装只需要一块板子，一次贴合就能完成。
这个结构差异带来一系列连锁效应。
成本方面，CoWoS-L多了一整块中介层的材料和制造费用。中介层越大越贵——一块大面积中介层的成本可以超过100美元。EMIB的硅桥极小，一片晶圆可以切出几千座桥，每座桥的成本几乎可以忽略。整体算下来，EMIB的封装成本比CoWoS低30%到40%。
良率方面，CoWoS-L要做两次贴合，每次贴合都要对准、压合、检测。任何一次对准偏差都可能报废整个封装。EMIB只做一次芯片贴合，硅桥在基板制造阶段就已经固定好了，不存在中介层和基板之间的对准问题。EMIB的良率已经达到约90%。
面积方面，CoWoS-L的中介层目前在圆形晶圆上制造，面积受限于晶圆尺寸。EMIB的基板在方形面板上制造，面积不受晶圆限制。目前EMIB已经支持超过8倍光罩面积的封装，2028年的目标是12倍以上，可以容纳24颗HBM。
不过，CoWoS-L有自己的优势。台积电在整块硅底板上积累了十几年的高密度布线经验，CoWoS-L继承了这个传统——硅桥面积更大、布线层数更多、桥上的通道更密。在芯片之间需要极高带宽的场景下，CoWoS-L能提供的通信性能明显优于EMIB。台积电还在集成电压调节器和有源硅桥等方面走在前面——EMIB-T在缩小差距，但SemiAnalysis在2026年7月的ECTC综述中给出的判断是：EMIB-T仍然在多个维度上落后于台积电的CoWoS平台。英特尔在追赶的是一个已经规模化量产多年的生态系统。
谁会选EMIB
两条路各有长短。选哪条取决于谁在设计芯片。
NVIDIA的GPU是标准化产品。卖给所有客户，每一颗GPU芯片的架构是固定不变的。其设计目标是极致的通用计算性能，对封装的首要要求是带宽——GPU周围放着8颗甚至12颗HBM，每秒要搬运几个TB的数据，数据通道越宽、密度越高，GPU的性能就越强。台积电CoWoS的高密度布线传统在这里有明确的优势。NVIDIA不会为了省封装成本去重新设计GPU的接口，封装必须去适配GPU。
但谷歌、微软、Meta、亚马逊设计的芯片——TPU、Maia、MTIA、Trainium——和GPU的逻辑完全不同。这些是各家为自己的特定工作负载量身定做的芯片，架构由自己掌控。这意味着芯片设计者可以在设计阶段就把封装考虑进去：调整芯片边缘的接口数量和布局来适配EMIB的桥宽，选择匹配EMIB带宽范围的传输协议，把对带宽要求最高的通信集中在硅桥覆盖的区域。芯片的架构围绕封装做优化，封装的限制就不再是限制。
谷歌2026年把超过300万颗下一代TPU交给英特尔用EMIB封装。一颗TPU的封装面积超过9张邮票大小，300万颗的规模下，EMIB省掉的那块中介层、低30%到40%的封装成本、更高的良率——每一项都直接影响总成本。同年5月，苹果和英特尔达成初步协议，将部分芯片交给英特尔。微软的Maia已经是英特尔的旗舰封装客户。Meta则正在评估将MTIA转向EMIB。半年之内，全球五大AI芯片买家中有四个向英特尔打开了门。
多数分析师把这些选择解读为"台积电产能不够，英特尔是备胎"。但谷歌、微软这些客户选择EMIB，是因为定制ASIC的架构可以围绕EMIB做优化，让EMIB的成本和面积优势发挥到最大。台积电在GPU封装上的优势仍然牢固，但定制ASIC的封装市场正在沿着EMIB这条路径生长。
EMIB的阿基里斯之踵
多数人讨论EMIB的劣势时，说的是带宽——硅桥面积小，布线密度不如CoWoS，通信带宽更低。但带宽问题可以通过硅桥设计来改善：EMIB-T已经在桥里增加了纵向通孔，下一代还会继续提升桥的密度。带宽是一个可以逐步逼近的指标。
EMIB真正的短板是散热。
前面说过，EMIB的基板是有机塑料。塑料的导热系数只有大约0.3 W/mK。而台积电CoWoS用的硅底板，导热系数是150 W/mK，比塑料高500倍。在CoWoS的封装里，芯片产生的热量可以通过硅底板有效地向四周传导散开。在EMIB的封装里，硅桥只覆盖了基板面积的一小部分，大面积的塑料区域是散热的死角。热量从芯片传下来之后，被闷在塑料里散不出去。
当前的AI芯片功耗已经到了1000瓦级别，下一代向1500瓦甚至2000瓦走。芯片越热，散热问题越紧迫。EMIB要服务更大功耗的芯片，必须解决塑料基板导热差的问题。这个问题靠改进硅桥设计解决不了——它是基板本身的材料属性决定的。
英特尔CEO陈立武在采访中提到了两笔个人投资：一家做玻璃基板的公司3DGS，一家做人造钻石的公司Diamond Foundry。这两笔投资分别指向EMIB基板的两个具体弱点。
第一个弱点是翘曲。有机塑料和硅的热膨胀系数差距大，封装加热时塑料膨胀得比硅快，基板会弯曲变形。封装面积越大，翘曲越严重。2026年7月的ECTC大会上，英特尔展示了一块240毫米×240毫米的EMIB-T四分之一面板测试样品，SemiAnalysis的编辑在现场观察到这块样品"exhibited severe warpage"（严重翘曲）。在这个尺寸下，硅桥只是问题的一部分，基板的处理、对准、面板级图案化都成了制约因素。
玻璃基板是英特尔给出的答案。玻璃的热膨胀系数比塑料更接近硅，可以显著减少翘曲。2026年1月，英特尔在日本NEPCON展会上展示了第一个EMIB+玻璃基板的实物样品——78毫米×77毫米，22层结构。而据透露，英特尔旗下的SK Absolics正在佐治亚州建设全球第一条玻璃基板量产线。
第二个弱点是散热。玻璃解决了翘曲，但玻璃本身的导热也不好。人造钻石的导热系数超过2000 W/mK，是硅的13倍、铜的5倍、塑料的6000倍。如果能在EMIB封装里加一层钻石薄膜做散热层，就能从根本上解决有机基板导热差的问题。陈立武投资Diamond Foundry，不是在做未来主义的材料实验。他是在完善EMIB走向大功耗AI芯片封装的最后一块拼图。
散热还有第三条路：不从基板那侧解决，而是从芯片那侧解决。2026年ECTC上，微软展示了微流控冷却技术——直接在芯片背面刻出微通道，让冷却液紧贴着芯片表面流过带走热量。传统冷却方案用冷板隔着导热界面材料散热，流量再大，热量也得先穿过那层材料才能被带走，散热能力很快就趋于饱和。微流控省掉了这一层，冷却液直接接触硅表面，散热能力随流量持续上升。微软直接在一颗量产的NVIDIA GH200 GPU上做了测试，实测GPU热阻降低了51%到60%，运行六个月没有检测到硅侵蚀。微软已经是英特尔EMIB的封装客户——如果微流控冷却在量产中成熟，EMIB有机基板的散热劣势也可以被绕过去。
台积电和英特尔各自投入数百亿美元在封装上角力。架构之争尚未分出胜负，材料和冷却的竞赛已经开场。封装决定了芯片能做多大、成本能做多低、热量能不能散出去。谁的芯片用谁的封装，正在成为AI竞赛里和制程一样关键的决定。
但这个竞赛版图上还有一块空白：中国。中国的封测厂商——长电科技、通富微电，能不能在CoWoS和EMIB的夹缝中走出第三条路？这是先进封装三部曲的最后一篇。
-END-
获取更多AI非共识！