所有原创文章均可转载，标记出处即可 推荐阅读：
关注可靠性精研，与万人工程师一起学习吧。
AEC-Q中对HAST 要求来源为JESD22-A110， 其中3.2 有明确说明：
a) 最小化功耗（Minimize power dissipation）。
b) 尽可能使引脚偏置交替（Alternate pin bias as much as possible）。
c) 尽可能在金属化层间分布电位差（Distribute potential differences across chip metallization as much as possible）。
d) 在工作范围内最大化电压（Maximize voltage within operating range）。
e) 连续偏置和循环偏置取其重（more servere）
最初看的时候有点疑问：高电压必然带来高电流，高电流必然导致高功耗，怎么可能同时满足高电压和低功耗？今天来理一理。
一、低功耗
之前有说过：HAST/THB测试的目的是为了用水汽和电压把芯片“逼”出短路或者断路（即电化学迁移或铝线腐蚀）。而条件发生的两个先决条件就是：电压 + 水汽。
如果芯片在测试中功耗过大，芯片自身就会产生焦耳热（Self-heating），进而烤干芯片表面的水分，导致局部湿度减小，从而达不到“高湿”的测试目的。
二、交替引脚（最大化相邻电位差）（b & c & d）
假设有一排并列的引脚：Pin 1, 2, 3, 4, 5。如果全部接高电平（Vdd），引脚之间没有电压差（ΔV = 0），电场为零，离子原地不动，什么腐蚀都不会发生。
所以施加“高-低-高-低-高”的交替电压（类似棋盘格的黑白交替）。这样任何两根相邻的引脚/金属线之间，都承受着芯片工作范围内的极限电位差。间距小、电压大，加速失效。
同样，对电压而言，电压越高、效果越显著；
三、连续偏置 vs. 循环偏置
Continuous bias (连续偏置)：在整个测试过程中，持续不断地给器件施加直流电压。
适用条件： 当器件自身发热不严重时。具体标准：芯片温度（Die temperature）比试验箱环境温度高出 不超过 10°C (≤10 ºC)；或者在不知道芯片温度的情况下，器件的功耗 小于 200 mW。在这些情况下，连续偏置比循环偏置更严酷。
注意事项： 如果功耗大于 200 mW，测试人员必须计算芯片的实际温度。如果芯片温度比环境温度高出 5°C 以上，必须在测试报告中记录这个温升，因为这会影响失效机制的加速率。
Cycled bias (循环偏置 / 周期性偏置)：周期性地通电和断电（比如通电一段时间，断电一段时间）。
适用条件： 当器件发热严重，温升（∆Tja）超过 10°C 时，必须使用循环偏置。
Why循环断电：最开始就说：如果器件功耗大，持续通电发热会把水分从芯片周围赶走（drive moisture away），这反而阻碍了水分引起的失效机制。采用循环偏置，在“断电”期间芯片不发热，水分就可以重新渗透并聚集在芯片上。
参数要求：对于大多数塑封微电路，50% 的占空比（即一半时间通电，一半时间断电）是最优的。
周期时长： 封装厚度 ≥ 2 毫米的器件，一个周期应 ≤ 2 小时；封装厚度 < 2 毫米的器件，一个周期应 ≤ 30 分钟。
总结：
器件温升 (∆Tja) 或功耗情况 |
是否采用循环偏置 (Cyclical Bias?) |
是否要在报告中记录温升 (Report ∆Tja?) |
温升 < 5°C，或功耗 < 200 mW |
否 (No) - 用连续偏置 |
否 (No) |
温升 ≥ 5°C 但 < 10°C，或功耗 ≥ 200 mW |
否 (No) - 用连续偏置 |
是 (Yes) |
温升 ≥ 10°C |
是 (Yes) - 必须用循环偏置 |
是 (Yes) |
四、最小功耗 VS 最大电压
只要电压，不要电流：在常规工作状态下，芯片加电是为了驱动逻辑运算（耗电）；但在HAST中，加高电压仅仅是为了建立极强的“电场（Electric Field）”来作为离子游动的鞭子，不需要电子在电路里疯狂奔跑。
电场强：最大化电压差；
功耗低：掐断流经芯片的电流。
How to do it?
01 进入深度睡眠，掐断动态功耗（零翻转）
芯片的功耗分为静态漏电流功耗和动态开关功耗,在HTOL测试中，需要给芯片灌入测试激励（Pattern），让晶体管疯狂翻转；但在HAST偏置设计中，将芯片的时钟（Clock）全部关闭，将其置于Deep Sleep（深度睡眠）或Standby模式。没有了时钟翻转，动态功耗直接归零。此时芯片只剩下极其微弱的静态漏电流，无论电压拉多高，其乘积产生的功耗也微乎其微。
02 反向偏置（Reverse Bias）
对于芯片内部的PN结，正向施压，其导通，有电流、自发热大。
HAST加电方案：尽可能让芯片内部庞大的PN结阵列处于“反向偏置”状态。此时二极管的势垒拉到了最高（满足了条件d的高电压），但因为是反向截止，通过的仅仅是纳安（nA）级别的反向漏电流。这种状态下，电场力达到了巅峰，随时准备撕裂金属引诱腐蚀，但却不产生任何能驱散水汽的热量。
03 硬件级限流（串联大电阻保护）
为了以防万一，防止某个内部逻辑路径意外导通引发短路发热，HAST测试板（BIB）上的每一路供电引脚外围，通常都会串联一个几十kΩ甚至上百kΩ的限流电阻（Current Limiting Resistor）。
静态时，由于芯片不抽载电流，高压完美加在引脚上；一旦内部试图拉取大电流，外围电阻立刻分压，将功耗掐灭在萌芽状态。
如果阁下觉得这篇文章有丢丢启发，欢迎点赞、在看并分享给身边的同事/朋友们，一起探讨！
阿超｜北航硕士，可靠性工程实践者，毕业后从事可靠性工作至今：从试验设计到数据分析的完整闭环。持续深耕可靠性工程前沿技术，用数据驱动产品可靠性提升。（加我iMe_ever, 一起探讨呀）