IBM推出全球首个亚1纳米芯片技术

公众号记得加星标⭐️，第一时间推送不会错过。

该成果突破了近些年先进制程迭代遇到的物理瓶颈，让半导体工艺从纳米级别进一步向原子级尺度迈进，为后续高端芯片的性能升级、功耗优化提供了新的技术方向，也是近两年先进半导体领域的关键技术突破。

在行业普遍认为1纳米制程即将触达物理极限的背景下，此次亚1纳米技术的落地，打破了市场对先进制程难以继续迭代的固有判断。从核心参数来看，对比IBM现有的2纳米制程芯片，新一代亚1纳米芯片在性能和能效上实现了同步提升。同等功耗条件下，芯片整体运算性能可提升约50%；在保持同等性能输出的情况下，能耗能够降低70%。这一提升直接解决了高端算力芯片普遍存在的功耗过高、发热量大、持续运算能力受限的问题，适配AI计算、云端服务器、高端终端设备等高强度、长时间的工作场景。

芯片的集成能力，是先进制程升级最直观的体现。依托全新工艺，这款亚1纳米芯片的晶体管集成密度大幅提升，能够在指甲大小的芯片面积内，集成近1000亿个晶体管，晶体管数量几乎达到2纳米芯片的两倍。更高的晶体管密度，意味着芯片内部拥有更多运算单元和缓存通道，无需扩大芯片体积，就能实现算力的大幅跃升，同时也为电子产品小型化、轻量化设计留出了更大空间。

本次技术突破的核心，来自晶体管架构和底层工艺的双重升级。该技术在纳米片晶体管的基础上，升级为三维纳米栈架构，改变了传统芯片晶体管单层平面排布的方式，采用纵向多层堆叠的结构设计。这种立体堆叠模式，能够充分利用芯片纵向空间，大幅提升单位面积的集成效率。同时，新工艺可针对不同堆叠层匹配适配材料，优化电路导通效率，改善芯片散热表现，解决了精细制程下电路拥挤、散热困难的常见问题。

长期以来，半导体先进制程迭代始终面临同一难题：制程尺寸越小，漏电、电路不稳定、良品率偏低的问题就越突出。当工艺接近1纳米尺度时，传统平面工艺的物理缺陷会被持续放大，成为制程升级的最大阻碍。而IBM此次通过结构创新替代单纯的尺寸缩减，跳出了传统制程的迭代逻辑，有效缓解了原子级制程的漏电问题，提升了芯片工作的稳定性，验证了先进制程仍有持续升级的空间。

在存储性能方面，新工艺同样带来了明显优化。数据显示，依托亚1纳米技术，芯片的SRAM静态存储单元尺寸缩小40%，存储密度进一步提高，芯片数据读写速度和缓存承载能力同步提升。这一优化平衡了算力、存储、功耗三者的匹配关系，避免了高端芯片“算力强、存储拖后腿”的问题，让芯片整体运行更加均衡稳定。从落地节奏来看，该技术已完成多轮实验室工艺验证，生产可行性得到确认，按照行业迭代规律，预计未来五年内有望逐步进入商业化量产阶段。

从产业应用角度来看，亚1纳米芯片技术具备广泛的落地场景。在人工智能领域，更高的算力和更低的能耗，能够有效降低大模型训练、实时推理的算力成本，提升AI模型迭代效率；在云计算和数据中心领域，可替换传统高功耗服务器芯片，降低大型算力集群的整体能耗和运维成本。除此之外，该技术也可应用于高端智能手机、高性能终端、边缘计算设备等消费及工业电子产品，推动终端设备的性能升级和续航优化。