2026年5月25日,上海国际电路与系统研讨会(ISCAS 2026)。在全球半导体行业面临物理极限与外部限制双重压力的背景下,华为公司董事、半导体业务部总裁何庭波正式发布了一套全新的芯片演进指导原则——“韬(τ)定律”。
(华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中,正式发表“韬(τ)定律”。)图源/光明日报
华为到底在“韬定律”里说了什么,为什么多方媒体报道其被视为中国首次在全球半导体领域提出产业级新原则,能被称为国产芯片的“换道超车”。
01/
为什么需要新定律?
要理解华为的“韬定律”,得先搞懂全球半导体行业眼下面临的尴尬局面。过去半个多世纪,半导体产业遵循“摩尔定律”:把晶体管做小,让同一块芯片上塞进更多晶体管,性能提升、成本下降。
但这条路已走到极限。第一道墙是物理——当栅极窄至几十个原子量级,量子隧穿效应导致漏电失控。第二道墙是经济——何庭波在论文中写得很直白:前沿制程的单颗芯片研发成本已突破10亿美元,一座3纳米晶圆厂的建设成本高达百亿美元起步,全球能“玩得起”的玩家已经屈指可数。
对华为而言还有第三道墙:先进光刻设备受限。2025年推出麒麟9030Pro后,在现有制程下已进入所谓的“饱和区”。
02/
“韬定律”到底是什么?
-从空间竞赛转向时间重构
面对三道墙,华为没有继续在【几纳米】上死磕,而是换了一把尺子——把主攻方向从“空间”转向“时间”。
“韬(τ)”取自物理学中的时间常数,代表信号传播所需的基础耗时。何庭波的核心表述是:“空间和时间本是一体两面。失去了几何缩微能力,不意味着我们失去了时间微缩能力。”
“韬定律”主张以“时间(τ)缩微”替代传统的“几何缩微”——不再只盯着把晶体管越刻越小,而是通过系统性降低芯片内部的时间常数,压缩信号传输时延,从而提升晶体管密度与系统性能。
大白话就是:过去大家拼“谁能在桌面上放更多东西”,现在华为定义的新游戏是——谁能让桌面上东西跑得更快、少绕路、不堵车。
实现这一目标的关键技术叫 “逻辑折叠”(Logic Folding)。打个比方:把过去单层平铺的城市,改造成摩天大楼——过去数据信号在平面跑,绕远路、排长队。现在把数字电路、模拟和存储模块垂直堆叠到不同活动层,信号通过超密垂直通道直连,路径极短。
华为数据显示,华为2026年手机SoC——麒麟2026,在不升级制造节点的前提下,仅靠逻辑折叠技术就实现了:晶体管密度从每平方毫米1.55亿提升至2.38亿(+55%),能效提升41%。这意味着,在7纳米工艺上应用逻辑折叠,其等效密度可超越传统5纳米水平。
03/
381款芯片已经跑通六年
很多人以为“韬定律”是刚刚提出的理论。事实恰恰相反——这套方法论华为已默默实践了六年。
官方披露:过去六年,基于“韬定律”的技术路径,华为累计设计并量产了 381款芯片,覆盖智能手机、AI计算、通信等多个领域。
换句话说,“韬定律”不是蓝图,而是对华为过去六年芯片设计经验的系统性总结。何庭波坦言:“在不享受缩微红利、且光刻机台受限的情况下,我们如何维持每一两年给客户更好产品的承诺?”381款芯片就是这份答卷。
04/
从麒麟、昇腾到1.4纳米目标
以“韬定律”为底层逻辑,华为的产品路线图清晰分为三步:
✔️第一步:手机端率先落地
预计2026年秋季,麒麟9040系列(暂命名)将成为首款完整采用逻辑折叠技术的终端产品,在制程不变的前提下实现性能阶跃。
✔️第二步:AI算力端全面铺开
根据何庭波署名论文《A Time Scaling Theory for Multi-Layer Electronic Systems》,到2030年前后,昇腾990将首次引入逻辑折叠技术,撬动AI芯片新天花板。
✔️第三步:远期对标等效1.4纳米
据华为主张,到2031年,基于韬定律设计的芯片,将在晶体管密度上达到国际顶尖的等效1.4纳米制程水平——这意味不单纯依赖极紫外光刻,也能实现量级跳跃。
05/
市场震动与行业争议
此次消息发布后,资本市场迅速反应。25日A股半导体板块大幅上涨,科创50指数单日收涨5.88%,近60只概念股涨停。对于长期承受外部压力的国产半导体产业链,这是一次明显的价值重估。
但硬币的另一面同样需要正视。多家外媒和技术分析师指出:华为宣称的数据尚未经过独立第三方验证;逻辑折叠采用的3D垂直堆叠是否带来严重的散热问题,以及如何在缺乏顶尖EDA工具的情况下低成本推广,仍是工程挑战。此外,“等效1.4纳米”指的是晶体管密度对标,不等于直接掌握了1.4纳米光刻工艺。
一位半导体分析师曾向媒体表示:“国际主流路线仍是缩小制程,华为是在探索一条绕开物理极限的特色路径。”
06/
韬定律为什么重要?
从产业底层看,“韬定律”最特殊之处在于它并非华为的独角戏。
事实上,台积电用CoWoS和3D封装解决层间时间问题,英伟达用NVLink解决芯片间传输时间,SK海力士用HBM解决存储与计算间的等待时间——但此前没有人把这些努力放进同一个坐标系。
何庭波所做的,是把τ(时间常数)拆解为晶体管层、电路层、芯片层、系统层四层,将全球各家在不同环节的时间压缩举措串联成一套完整框架。她明确表态:“未来一定属于开放合作。我们期待与全球科学家、工程师和产业伙伴紧密合作,共同推动半导体产业发展。”
某种意义上,这是中国头部科技公司在全球硬科技竞赛中,第一次主动定义一个尚未成型的行业标准。当游戏规则在脚下变化时,率先定义规则的人,往往将掌握下一个十年的算力话语权。
长江协同始终聚焦前沿科技领域,将持续追踪半导体、AI、量子计算等核心赛道的最新动态,做科技企业靠谱合伙人,助力技术创新、壮大国产生态。
-互动时间-
华为选择“时间缩微”这个维度另辟蹊径,你更看好手机终端、AI算力还是底层系统的落地前景呢?
免责声明:以上内容基于公开信息梳理,仅供参考,不构成任何决策建议。市场有风险,投资需谨慎。
以下为部分已投企业

以下为品牌赋能部分活动
以下为部分合作机构
官网丨www.cjci2020.com
邮箱丨cjci2020@163.com
联系电话|199 9182 8445
总部丨陕西省西安市雁塔区瞪羚路22号万科云谷7号楼
长江协同空天科技港(陕西西安)丨西咸新区空港新城天茂大道与北杜南街十字东南角
长江汇融空天之心科技港(苏州常熟)丨苏州市常熟市铜剑街














